您好,欢迎来到帮我找美食网。
搜索
您的当前位置:首页信号完整性

信号完整性

来源:帮我找美食网
信号完整性研究:什么是信号完整性

如果你发现,以前低速时代积累的设计经验现在似乎都不灵了,同样的设计,以前没问题,可是现在却无法工作,那么恭喜你,你碰到了硬件设计中最核心的问题:信号完整性。早一天遇到,对你来说是好事。

在过去的低速时代,电平跳变时信号上升时间较长,通常几个ns。器件间的互连线不至于影响电路的功能,没必要关心信号完整性问题。但在今天的高速时代,随着IC输出开关速度的提高,很多都在皮秒级,不管信号周期如何,几乎所有设计都遇到了信号完整性问题。另外,对低功耗追求使得内核电压越来越低,1.2v内核电压已经很常见了。因此系统能容忍的噪声余量越来越小,这也使得信号完整性问题更加突出。

广义上讲,信号完整性是指在电路设计中互连线引起的所有问题,它主要研究互连线的电气特性参数与数字信号的电压电流波形相互作用后,如何影响到产品性能的问题。主要表现在对时序的影响、信号振铃、信号反射、近端串扰、远端串扰、开关噪声、非单调性、地弹、电源反弹、衰减、容性负载、电磁辐射、电磁干扰等。

信号完整性问题的根源在于信号上升时间的减小。即使布线拓扑结构没有变化,如果采用了信号上升时间很小的IC芯片,现有设计也将处于临界状态或者停止工作。 下面谈谈几种常见的信号完整性问题。 反射:

图1显示了信号反射引起的波形畸变。看起来就像振铃,拿出你制作的电路板,测一测各种信号,比如时钟输出或是高速数据线输出,看看是不是存在这种波形。如果有,那么你该对信号完整性问题有个感性的认识了,对,这就是一种信号完整性问题。 很多硬件工程师都会在时钟输出信号上串接一个小电阻,至于为什么,他们中很多人都说不清楚,他们会说,很多成熟设计上都有,照着做的。或许你知道,可是确实很多人说不清这个小小电阻的作用,包括很多有了三四年经验的硬件工程师,很惊讶么?可这确实是事实,我碰到过很多。其实这个小电阻的作用就是为了解决信号反射问题。而且随着电阻的加大,振铃会消失,但你会发现信号上升沿不再那么陡峭了。这个解决方法叫阻抗匹配,奥,对了,一定要注意阻抗匹配,阻抗在信号完整性问题中占据着极其重要的地位。 串扰:

如果足够细心你会发现,有时对于某根信号线,从功能上来说并没有输出信号,但测量时,会有幅度很小的规则波形,就像有信号输出。这时你测量一下与它邻近的信号线,看看是不是有某种相似的规律!对,如果两根信号线靠的很近的话,通常会的。这就是串扰。当然,被串扰影响的信号线上的波形不一定和邻近信号波形相似,也不一定有明显的规律,更多的是表现为噪声形式。串扰在当今的高密度电路板中一直是个让人头疼的问题,由于布线空间小,信号必然靠得很近,因此你比须面对它,只能控制但无法消除。对于受到串扰的信号线,邻近信号的干扰对他来说就相当于噪声。

串扰大小和电路板上的很多因素有关,并不是仅仅因为两根信号线间的距离。当然,距离最容易控制,也是最常用的解决串扰的方法,但不是唯一方法。这也是很多工程师容易误解的地方。更深入的讨论,我会在后续文章中陆续推出,如果你感兴趣,可以常来于博士信号完整性研究网http://www.sig007.com,关注博士讲坛栏目。 轨道塌陷:

噪声不仅存在于信号网络中,电源分配系统也存在。我们知道,电源和地之间电流流经路径上不可避免存在阻抗,除非你能让电路板上的所有东西都变成超导体。那么,当电流变化时,不可避免产生压降,因此,真正送到芯片电源管脚上的电压会减小,有

第 1 页

时减小得很厉害,就像电压突然产生了塌陷,这就是轨道塌陷。轨道塌陷有时会产生致命的问题,很可能影响你的电路板的功能。高性能处理器集成的门数越来越多,开关速度也越来越快,在更短的时间内消耗更多的开关电流,可以容忍的噪声变得越来越小。但同时控制噪声越来越难,因为高性能处理器对电源系统的苛刻要求,构建更低阻抗的电源分配系统变得越来越困难。你可能注意到了,又是阻抗,理解阻抗是理解信号完整性问题的关键。

信号完整性问题涉及面比较广,这里只是简单介绍几种现象,希望这篇文章能让你对信号完整性有个初步的认识。信号完整性,将是每个硬件工程师的必修课。早一天接触,早一天受益。

图片1

信号完整性研究:何时会遇到信号完整性问题

多年前,在我开始研究信号完整性问题时也曾经有过这样的疑问,随着对信号完整性理解的深入,便没有再仔细考虑。后来在产品开发过程中,朋友、同事经常向我提出这一问题。有些公司制作复杂电路板时,硬件总也调不通,于是找到我,当我解决了问题,并告诉他们,原因就在于没有处理好信号完整性设计,负责开发的硬件工程师也会提出同样的问题。他们通常的说法是:高速电路中会有问题,可是什么情况下必须进行专门的信号完整性设计?

不断的有人问我,我不得不作更深入的思考。说实话,这个问题很难回答,或者说他们这种问法很难回答。他们的意思可以解释为,速度高了就要考虑信号完整性,低速板不存在这个问题,那总要有个临界频率,这个频率是多少?有人曾提出过这样的论点,当外部总线频率超过80MHz时,就要进行专门的分析设计,低于这一频率,不用考虑信号完整性问题。对这一论点,我不敢苟同。仔细分析,他们这种问法的背后是对信号完整性的一种误解。

如果必须有一个答案的话,我想答案应该是:只要信号畸变到了无法容忍的程度就要考虑信号完整性问题。呵呵,看起来像是在胡说八道,不过这确实是能找到的最好的答案了。

要想弄清这个问题,必须先了解信号完整性的实质到底是什么。产生信号完整性的原因很多,频率(值得推敲,暂且借用提问者的说法)只不过是其中的一个而已,怎么能单单用频率来强行地划分界线!顺便说一句,很多人说频率的影响,其实这个词很值得推敲。频率到底指的是哪个部分的频率?电路板上有主时钟频率,芯片内部主频,外部总线带宽,数字信号波形带宽,电磁辐射频率,影响信号完整性的频率到底指的是哪一个?问题根源在于信号上升时间。如果你不是很理解,可以到于博士信号完整性研究

第 2 页

网学习。

信号完整性最原始的含义应该是:信号是否能保持其应该具有的波形。很多因素都会导致信号波形的畸变,如果畸变较小,对于电路板不会产生影响,可是如果畸变很大,就可能影响电路的功能。系统频率(芯片内部主频以及外部频率)、电磁干扰、电源波纹噪声,数字器件开关噪声、系统热噪声等都会对信号产生影响,频率并不具有特殊的地位,你不能把所有的注意力都放在频率这个因素上。

那么这里又会出现另一个问题,波形畸变多大,会对电路板功能产生影响。这没有确定统一的指标,和具体应用以及电路板的其他电气指标有关。对于数字信号而言,对畸变的容忍度较大。能有多大的容忍度,还要考虑电路板上的电源系统供电电压波纹有多大,系统的噪声余量有多大,所用器件对于信号建立时间和保持时间的要求是多少等等。对于模拟信号,相对比较敏感,容忍度较小,至于能容忍多大的畸变,和系统噪声,器件非线性特性,电源质量等等有关。

是不是听起来很晦涩!确实,要说清楚这个问题并不容易,因为牵扯到了太多的因素在内。下面这个数字信号波形的例子能让你有一个简单直观的理解。

这是一个受反射影响的方波数字信号,波形的畸变仅仅是反射的结果,没有迭加其他噪声。假设低电平逻辑小于0.7v,高电平大于2v。对于高电平来说,震荡的低谷部分可能会冲到2v以下,此时电路处于不定态,可能引起电路误动作。所以,迭加在高电平上的波纹幅度不能太大。由于电路存在噪声,电源也有波纹,这些最终都会迭加到信号波形上,所以你计算波纹幅度的时候要考虑这些因素,而这些因素和你的电路板其他部分设计有关。所以你无法确定一个统一的畸变标准,只能根据你具体电路的设计和应用综合考虑。最终的原则只有一个:通过信号完整性设计、电源完整完整性设计等手段,将总的信号畸变控制在一定范围内,保证电路板正常稳定工作。 工程中,解决信号完整性的问题是一个系统的工程,并不是一两种方法就可以包打天下的。什么时候会碰到信号完整性问题也不是可以硬性的划一道线来区分,一句话,要根据你的实际情况来定。

可能你会感觉,这么多不确定的因素,还怎么在最初设计的时候考虑信号完整性问题?嗯,没问题的,其实对于所有影响信号质量的因素,你都可以通过一定的设计技术来控制。对于电源波纹问题,那是电源完整性的问题,又是一个系统的工程。而其他的电磁干扰,电磁兼容等则是另外一个系统工程。

总之,信号完整性问题涉及的知识较多,是一个跨学科的知识体系。网上关于信号完整性基础知识讲解很多,但很少有讲得很深入的。要想学好信号完整性,你需要有一

第 3 页

定的精力投入,但可以告诉你,只要掌握学习方法,其实不难。一旦你学好它,回报是非常高的,毕竟这方面的人才现在是奇缺阿,很多公司给信号完整性工程师开价都在25W以上,如果你很牛的话,呵呵,决不是这个价。

好了,废话就不多说了。对于信号完整性技术问题,我会在于博士信号完整性研究网的博士讲坛栏目进行深入探讨。

信号完整性研究:重视信号上升时间

信号的上升时间,对于理解信号完整性问题至关重要,高速pcb设计中的绝大多数问题都和它有关,你必须对他足够重视。

信号上升时间并不是信号从低电平上升到高电平所经历的时间,而是其中的一部分。业界对它的定义尚未统一,最好的办法就是跟随上游的芯片厂商的定义,毕竟这些巨头有话语权。通常有两种:第一种定义为10-90上升时间,即信号从高电平的10%上升到90%所经历的时间。另一种是20-80上升时间,即信号从高电平的20%上升到80%所经历的时间。两种都被采用,从IBIS模型中可看到这点。对于同一种波形,自然20-80上升时间要更短。

好了,只要了解这些就够了。对于我们终端应用来说,精确的数字有时并不是很重要,而且这个数值芯片厂商通常也不会直接给我们列出,当然有些芯片可以从IBIS模型中大致估计这个值,不幸的是,不是每种芯片你都能找到IBIS模型。

重要的是我们必须建立这样的概念:上升时间对电路性能有重要的影响,只要小到某一范围,就必须引起注意,哪怕是一个很模糊的范围。没有必要精确定义这个范围标准,也没有实际意义。你只需记住,现在的芯片加工工艺使得这个时间很短,已经到了ps级,你应该重视他的影响的时候了。

随着信号上升时间的减小,反射、串扰、轨道塌陷、电磁辐射、地弹等问题变得更严重,噪声问题更难于解决,上一代产品中设计方案在这一代产品中可能不适用了。 信号上升时间的减小,从频谱分析的角度来说,相当于信号带宽的增加,也就是信号中有更多的高频分量,正是这些高频分量才使得设计变得困难。互连线必须作为传输线来对待,从而产生了很多以前没有的问题。

因此,学习信号完整性,你必须有这样的概念:信号陡峭的上升沿,是产生信号完整性问题的罪魁祸首。

信号完整性研究:信号上升时间与带宽

在前文中我提到过,要重视信号上升时间,很多信号完整性问题都是由信号上升时间短引起的。本文就谈谈一个基础概念:信号上升时间和信号带宽的关系。 对于数字电路,输出的通常是方波信号。方波的上升边沿非常陡峭,根据傅立叶分析,任何信号都可以分解成一系列不同频率的正弦信号,方波中包含了非常丰富的频谱成分。 抛开枯燥的理论分析,我们用实验来直观的分析方波中的频率成分,看看不同频率的正弦信号是如何叠加成为方波的。首先我们把一个1.65v的直流和一个100MHz的正弦波形叠加,得到一个直流偏置为1.65v的单频正弦波。我们给这一信号叠加整数倍频率的正弦信号,也就是通常所说的谐波。3次谐波的频率为300MHz,5次谐波的频率为500MHz,以此类推,高次谐波都是100MHz的整数倍。图1是叠加不同谐波前后的比较,左上角的是直流偏置的100MHz基频波形,右上角时基频叠加了3次谐波后的波形,有点类似于方波了。左下角是基频+3次谐波+5次谐波的波形,右下角是基频+3次谐波+5次谐波+7次谐波的波形。这里可以直观的看到叠加的谐波成分越多,波形就越像方波。

第 4 页

图1

因此如果叠加足够多的谐波,我们就可以近似的合成出方波。图2是叠加到217次谐波后的波形。已经非常近似方波了,不用关心角上的那些毛刺,那是著名的吉博斯现象,这种仿真必然会有的,但不影响对问题的理解。这里我们叠加谐波的最高频率达到了21.7GHz。

图2

上面的实验非常有助于我们理解方波波形的本质特征,理想的方波信号包含了无穷多的谐波分量,可以说带宽是无限的。实际中的方波信号与理想方波信号有差距,但有一点是共同的,就是所包含频率很高的频谱成分。 现在我们看看叠加不同频谱成分对上升沿的影响。图3是对比显示。蓝色是基频信号上升边,绿色是叠加了3次谐波后的波形上升边沿,红色是基频+3次谐波+5次谐波+7次谐波后的上升边沿,黑色的是一直叠加到217次谐波后的波形上升边沿。

图3

第 5 页

通过这个实验可以直观的看到,谐波分量越多,上升沿越陡峭。或从另一个角度说,如果信号的上升边沿很陡峭,上升时间很短,那该信号的带宽就很宽。上升时间越短,信号的带宽越宽。这是一个十分重要的概念,一定要有一个直觉的认识,深深刻在脑子里,这对你学习信号完整性非常有好处。

这里说一下,最终合成的方波,其波形重复频率就是100MHz。叠加谐波只是改变了信号上升时间。信号上升时间和100MHz这个频率无关,换成50MHz也是同样的规律。如果你的电路板输出数据信号只是几十MHz,你可能会不在意信号完整性问题。但这时你想想信号由于上升时间很短,频谱中的那些高频谐波会有什么影响?记住一个重要=

的结论:影响信号完整性的不是波形的重复频率,而是信号的上升时间。

本文的仿真代码很简单,我把代码贴在这里,你可以自己在matlab上运行一下看看。

=

subplot(221) clc; clear all; pack;

plot(x1) Fs = 10e9;

subplot(222) Nsamp = 2e4; =

=plot(x3) t = [0:Nsamp-1].*(1/Fs);

subplot(223) f1 = 1e6;

plot(x5) x0 = 3.3/2;

subplot(224) x1 = x0 + 1.65*sin(2*pi*f1*t);

plot(x7) x3 = x0;

x217 = x0; for n=1:2:3

for n=1:2:217 x3 x3 + 3.3*2/(pi*n) *

x217 x217 + 3.3*2/(pi*n) * sin(2*pi*n*f1*t);

end sin(2*pi*n*f1*t);

end x5 = x0;

figure for n=1:2:5

plot(x217) x5 x5 + 3.3*2/(pi*n) *

figure sin(2*pi*n*f1*t);

plot(x217,'k') end

hold on x7 = x0;

plot(x1,'b') for n=1:2:7

plot(x3,'g') x7 x7 + 3.3*2/(pi*n) *

plot(x7,'r') sin(2*pi*n*f1*t);

hold off end

axis([8000 12000 -0.5 4]) figure

信号完整性研究:电压容限

在高速pcb设计中,有很大一部分工作是进行噪声预算,规划系统各种噪声源产

生噪声大小。这就涉及到一个非常基础但十分重要的概念:电压容限。

电压容限是指驱动器的输出与接收端输入在最坏情况下的灵敏度之间的差值。很多器件都是输入电压敏感的。图中显示了驱动器输出与接受器输入电压之间的逻辑关系。

第 6 页

对于驱动器端输出高电平不低于VOH min,输出低电平不高于VOL max。而对于接收端输入来说,只要高于VIH min,就可以保证可靠接收到逻辑1,只要低于VIL max即可保证接受到逻辑0。而如果输入电压位于VIH min和VIL max之间的区域时,可能被接收电路判为1,也可能判为0,因此对于接收电路来说输入电压不能处于这个不定态区域。以高电平输出和输入关系来看,最小的输出值和最小允许输入值之间存在一个差值,这个值就是高电平的电压容限。

即:高电平电压容限 = VOH min - VIH min 。同理低电平电压容限 = VIH min - VIL max 。

电压容限为处理电路系统中各种不理想因素提供了一个缓冲地带,使得系统能够在一定程度上容忍发送和接收过程中的信号畸变。电压容限在系统噪声预算设计中占有重要的作用,系统最终的噪声总量不能超过电压容限,否则,信号进入接收端的不定态区域时,系统将无法正常工作。

实际系统中总会有不理想的因素,造成信号的恶化,引入噪声。下面几种情况都会引入噪声:

1、由于回路阻抗的存在,回路中必然产生压降,导致各逻辑器件之间存在地电位差。门电路发送的信号是本地地电位上的一个固定电位,如果发送端与接收端的参考电位之间发生了偏移,那么收到的将会是另外一个电位。

2、某些逻辑系列产品的门限电平是一个温度的函数。温度较低的门电路到温度较高的门电路的信号传送可能容限减少或者负的容限值。

3、快速变化的返回信号电流,流经接地通路电感,引起逻辑器件之间的对地电压变化。这些对地电压差对于接收信号电位的影响就像上面所说的直流地电位差一样。这是感性串扰的一种形式。

4、邻近线路上的信号可能通过各自的互容或互感相互耦合,对某个指定的线路产生串扰。串扰叠加到预期的接收信号之上,可能使一个好信号偏移到邻近开关门限。

5、振铃、反射、长的线路使二进制信号的形状产生扭曲。与发射端相比,接收端变化了的信号显得更小(或更大)。容限为信号失真流出了一些容许限度。 前两种情况在所有电子系统都会存在,无论其运行速度如何。后三种是高速系统特有的。这3个高速效应都随被传输信号的大小而改变:信号返回电流越大,引起的地电位差越高。信号电压(或电流)越大,产生的串扰越多,而且传输信号越大,表现出的振铃和反射越严重。因此不论是低速还是高速系统,都不可避免的引入噪声,而电压容限给了系统调整地余地。

第 7 页

信号完整性研究:什么是地弹

所谓“地弹”,是指芯片内部“地”电平相对于电路板“地”电平的变化现象。以电路板“地”为参考,就像是芯片内部的“地”电平不断的跳动,因此形象的称之为地弹(ground bounce)。当器件输出端有一个状态跳变到另一个状态时,地弹现象会导致器件逻辑输入端产生毛刺。

那么“地弹”是如何产生的呢?

首先我们要明白,对于任何封装的芯片,其引脚会存在电感电容等寄生参数。而地弹正是由于引脚上的电感引起的。

我们可以用下图来直观的解释一下。图中开关Q的不同位置代表了输出的“0”“1”两种状态。假定由于电路状态装换,开关Q接通RL低电平,负载电容对地放电,随着负载电容电压下降,它积累的电荷流向地,在接地回路上形成一个大的电流浪涌。随着放电电流建立然后衰减,这一电流变化作用于接地引脚的电感LG,这样在芯片外的电路板“地”与芯片内的地之间,会形成一定的电压差,如图中VG。这种由于输出转换引起的芯片内部参考地电位漂移就是地弹。

芯片A的输出变化,产生地弹。这对芯片A的输入逻辑是有影响的。接收逻辑把输入电压和芯片内部的地电压差分比较确定输入,因此从接收逻辑来看就象输入信号本身叠加了一个与地弹噪声相同的噪声。 现在,集成电路的规模越来越大,开关速度不断提高,地弹噪声

如果控制不好就会影响电路的功能,因此有必要深入理解地弹的概念并研究它的规律。 本文只是概念性的阐述,对地弹的深入剖析将在后续文章中进行。

信号完整性研究:反射现象

前面讲过,对于数字信号的方波而言,含有丰富的高频谐波分量,边沿越陡峭,高频成分越多。而pcb上的走线对于高频信号而言相当于传输线,信号在传输线中传播时,如果遇到特性阻抗不连续,就会发生反射。反射可能发生在传输线的末端,拐角,过孔,元件引脚,线宽变化,T型引线等处。总之,无论什么原因引起了传输线的阻抗发生突变,就会有部分信号沿传输线反射回源端。

反射形成机理很复杂,这包含了很多电磁领域的复杂的知识,本文不准备深入讨论,如果你真的很想知道,可以给我留言,我专门讲解。

工程中重要的是反射量的大小。表征这一现象的最好的量化方法就是使用反射系数。反射系数是指反射信号与入射信号幅值之比,其大小为:(Z2-Z1)/ (Z2+Z1)。Z1是第一个区域的特性阻抗,Z2是第二个区域的特性阻抗。当信号从第一个区域传输到第二个区域时,交界处发生阻抗突变,因而形成反射。举个例子看看反射能有多大,假设Z1=50

第 8 页

欧姆,Z2=75欧姆,根据公式得到反射系数为:(75-50)/(75+50)=20%。如果入射信号幅度是3.3v,反射电压达到了3.3*20%=0.66v。对于数字信号而言,这是一个很大的值。你必须非常注意他的影响。

实际电路板上的反射可能非常复杂,反射回来的信号还会再次反射回去,方向与发射信号相同,到达阻抗突变处又再次反射回源端,从而形成多次反射,一般的资料上都用反弹图来表示。多次的反弹是导致信号振铃的根本原因,相当于在信号上叠加了一个噪声。为了电路板能正确工作,你必须想办法控制这个噪声的大小,噪声预算是设计高性能电路板的一个非常重要的步骤。

信号完整性研究:理解临界长度

很多人对于PCB上线条的临界长度这个概念非常模糊,甚至很多人根本不知道这个概念,如果你设计高速电路板却不知道这个概念,那可以肯定,最终做出的电路板很可能无法稳定工作,而你却一头雾水,无从下手调试。

临界长度在业界说法很混乱,有人说3英寸,有人说1英寸,我还听说过很多其他的说法,多数是因为对这个概念理解有误造成的。很多人说,奥,走线太长会引起信号反射,走线很短的话不会产生反射。这种说法是非常错误的,把好几个概念像搅浆糊一样混在一起。那么临界长度到底是什么,是多少,为什么要关注临界长度?

理解临界长度的最好方法就是从时间角度来分析。信号在pcb走线上传输需要一定的时间,普通FR4板材上传输时间约为每纳秒6英寸,当然表层走线和内层走线速度稍有差别。当走线上存在阻抗突变就会发生信号反射,这和走线长度无关。但是,如果走线很短,在源端信号还没上升到高电平时,反射信号就已经回到源端,那么发射信号就被淹没在上升沿中,信号波形没有太大的改变。走线如果很长,发射端信号已经到达高电平,反射信号才到达源端,那么反射信号就会叠加在高电平位置,从而造成干扰。那么走线长度就有一个临界值,大于这个值,返回信号叠加在高电平处,小于这个值反射信号被上升沿淹没。这个临界值就是临界长度,注意,这种定义非常不准确,因为只考虑了一次反射情况,这里只是为了理解概念需要,暂时这样说。

那么准确的定义是什么?实际中反射都是发生多次的,虽然第一次信号反射回到源端的时间小于信号上升沿时间,但是后面的多次反射还会叠加在高电平位置,对信号波形造成干扰。那么,临界长度的合理定义应该是:能把反射信号的干扰控制在可容忍的范围内的走线长度。这一长度上的信号往返时间要比信号上升时间小很多。试验中发现的经验数据为,当信号在pcb走线上的时延高于信号上升沿的20%时,信号会产生明显的振铃。对于上升时间为1ns的方波信号来说,pcb走线长度为0.2*6=1.2inch以上时,信号就会有严重的振铃。所以临界长度就是1.2inch,大约3cm。

你可能注意到了,又是信号上升时间!再一次强调,信号上升时间在高速设计中占有重要地位。

电源完整性设计(1)为什么要重视电源噪声

芯片内部有成千上万个晶体管,这些晶体管组成内部的门电路、组合逻辑、寄存器、计数器、延迟线、状态机、以及其他逻辑功能。随着芯片的集成度越来越高,内部晶体管数量越来越大。芯片的外部引脚数量有限,为每一个晶体管提供单独的供电引脚是不现实的。芯片的外部电源引脚提供给内部晶体管一个公共的供电节点,因此内部晶体管状态的转换必然引起电源噪声在芯片内部的传递。

对内部各个晶体管的操作通常由内核时钟或片内外设时钟同步,但是由于内部延时的差别,各个晶体管的状态转换不可能是严格同步的,当某些晶体管已经完成了状态转换,

第 9 页

另一些晶体管可能仍处于转换过程中。芯片内部处于高电平的门电路会把电源噪声传递到其他门电路的输入部分。如果接受电源噪声的门电路此时处于电平转换的不定态区域,那么电源噪声可能会被放大,并在门电路的输出端产生矩形脉冲干扰,进而引起电路的逻辑错误。芯片外部电源引脚处的噪声通过内部门电路的传播,还可能会触发内部寄存器产生状态转换。

除了对芯片本身工作状态产生影响外,电源噪声还会对其他部分产生影响。比如电源噪声会影响晶振、PLL、DLL的抖动特性,AD转换电路的转换精度等。解释这些问题需要非常长的篇幅,本文不做进一步介绍,我会在后续文章中详细讲解。

由于最终产品工作温度的变化以及生产过程中产生的不一致性,如果是由于电源系统产生的问题,电路将非常难调试,因此最好在电路设计之初就遵循某种成熟的设计规则,使电源系统更加稳健。

电源完整性设计(2)电源系统噪声余量分析

绝大多数芯片都会给出一个正常工作的电压范围,这个值通常是±5%。例如:对于3.3V电压,为满足芯片正常工作,供电电压在3.13V到3.47V之间,或3.3V±165mV。对于1.2V电压,为满足芯片正常工作,供电电压在1.14V到1.26V之间,或1.2V±60mV。这些可以在芯片datasheet中的recommended operating conditions部分查到。这些要考虑两个部分,第一是稳压芯片的直流输出误差,第二是电源噪声的峰值幅度。老式的稳压芯片的输出电压精度通常是±2.5%,因此电源噪声的峰值幅度不应超过±2.5%。当然随着芯片工艺的提高,现代的稳压芯片直流精度更高,可能会达到±1%以下,TI公司的开关电源芯片TPS310精度可达±1%,线性稳压源AMS1117可达±0.2%。但是要记住,达到这样的精度是有条件的,包括负载情况,工作温度等。因此可靠的设计还是以±2.5%这个值更把握些。如果你能确保所用的芯片安装到电路板上后能达到更高的稳压精度,那么你可以为你的这款设计单独进行噪声余量计算。本文着重电源部分设计的原理说明,电源噪声余量将使用±2.5%这个值。 电源噪声余量计算非常简单,方法如下:

比如芯片正常工作电压范围为3.13V到3.47V之间,稳压芯片标称输出3.3V。安装到电路板上后,稳压芯片输出3.36V。那么容许电压变化范围为3.47-3.36=0.11V=110mV。稳压芯片输出精度±1%,即±3.363*1%=±33.6 mV。电源噪声余量为110-33.6=76.4 mV。

计算很简单,但是要注意四个问题:

第一,稳压芯片输出电压能精确的定在3.3V么?外围器件如电阻电容电感的参数也不是精确的,这对稳压芯片的输出电压有影响,所以这里用了3.36V这个值。在安装到电路板上之前,你不可能预测到准确的输出电压值。

第二,工作环境是否符合稳压芯片手册上的推荐环境?器件老化后参数还会和芯片手册上的一致么?

第三,负载情况怎样?这对稳压芯片的输出电压也有影响。

第四,电源噪声最终会影响到信号质量。而信号上的噪声来源不仅仅是电源噪声,反射串扰等信号完整性问题也会在信号上叠加噪声,不能把所有噪声余量都分配给电源系统。所以,在设计电源噪声余量的时候要留有余地。

另一个重要问题是:不同电压等级,对电源噪声余量要求不一样,按±2.5%计算的话,1.2V电压等级的噪声余量只有30mV。这是一个很苛刻的,设计的时候要谨慎些。模拟电路对电源的要求更高。电源噪声影响时钟系统,可能会引起时序匹配问题。因此必须重视电源噪声问题。

第 10 页

电源完整性设计(3)电源系统的噪声来源

电源系统的噪声来源有三个方面:

第一,稳压电源芯片本身的输出并不是恒定的,会有一定的波纹。这是由稳压芯片自身决定的,一旦选好了稳压电源芯片,对这部分噪声我们只能接受,无法控制。 第二,稳压电源无法实时响应负载对于电流需求的快速变化。稳压电源芯片通过感知其输出电压的变化,调整其输出电流,从而把输出电压调整回额定输出值。多数常用的稳压源调整电压的时间在毫秒到微秒量级。因此,对于负载电流变化频率在直流到几百KHz之间时,稳压源可以很好的做出调整,保持输出电压的稳定。当负载瞬态电流变化频率超出这一范围时,稳压源的电压输出会出现跌落,从而产生电源噪声。现在,微处理器的内核及外设的时钟频率已经超过了600兆赫兹,内部晶体管电平转换时间下降到800皮秒以下。这要求电源分配系统必须在直流到1GHz范围内都能快速响应负载电流的变化,但现有稳压电源芯片不可能满足这一苛刻要求。我们只能用其他方法补偿稳压源这一不足,这涉及到后面要讲的电源去耦。

第三,负载瞬态电流在电源路径阻抗和地路径阻抗上产生的压降。PCB板上任何电气路径不可避免的会存在阻抗,不论是完整的电源平面还是电源引线。对于多层板,通常提供一个完整的电源平面和地平面,稳压电源输出首先接入电源平面,供电电流流经电源平面,到达负载电源引脚。地路径和电源路径类似,只不过电流路径变成了地平面。完整平面的阻抗很低,但确实存在。如果不使用平面而使用引线,那么路径上的阻抗会更高。另外,引脚及焊盘本身也会有寄生电感存在,瞬态电流流经此路径必然产生压降,因此负载芯片电源引脚处的电压会随着瞬态电流的变化而波动,这就是阻抗产生的电源噪声。在电源路径表现为负载芯片电源引脚处的电压轨道塌陷,在地路径表现为负载芯片地引脚处的电位和参考地电位不同(注意,这和地弹不同,地弹是指芯片内部参考地电位相对于板级参考地电位的跳变)。

电源完整性设计(4)电容退耦的两种解释

采用电容退耦是解决电源噪声问题的主要方法。这种方法对提高瞬态电流的响应速度,降低电源分配系统的阻抗都非常有效。 对于电容退耦,很多资料中都有涉及,但是阐述的角度不同。有些是从局部电荷存储(即储能)的角度来说明,有些是从电源分配系统的阻抗的角度来说明,还有些资料的说明更为混乱,一会提储能,一会提阻抗,因此很多人在看资料的时候感到有些迷惑。其实,这两种提法,本质上是相同的,只不过看待问题的视角不同而已。为了让大家有个清楚的认识,本文分别介绍一下这两种解释。 4.1 从储能的角度来说明电容退耦原理。 在制作电路板时,通常会在负载芯片周围放置很多电容,这些电容就起到电源退耦作用。其原理可用图1说明。

第 11 页

图1 去耦电路

当负载电流不变时,其电流由稳压电源部分提供,即图中的I0,方向如图所示。此时电容两端电压与负载两端电压一致,电流Ic为0,电容两端存储相当数量的电荷,其电荷数量和电容量有关。当负载瞬态电流发生变化时,由于负载芯片内部晶体管电平转换速度极快,必须在极短的时间内为负载芯片提供足够的电流。但是稳压电源无法很快响应负载电流的变化,因此,电流I0不会马上满足负载瞬态电流要求,因此负载芯片电压会降低。但是由于电容电压与负载电压相同,因此电容两端存在电压变化。对于电容来说电压变化必然产生电流,此时电容对负载放电,电流Ic不再为0,为负载芯片提供电流。根据电容等式:

只要电容量C足够大,只需很小的电压变化,电容就可以提供足够大的电流,满足负载瞬态电流的要求。这样就保证了负载芯片电压的变化在容许的范围内。这里,相当于电容预先存储了一部分电能,在负载需要的时候释放出来,即电容是储能元件。储能电容的存在使负载消耗的能量得到快速补充,因此保证了负载两端电压不至于有太大变化,此时电容担负的是局部电源的角色。

从储能的角度来理解电源退耦,非常直观易懂,但是对电路设计帮助不大。从阻抗的角度理解电容退耦,能让我们设计电路时有章可循。实际上,在决定电源分配系统的去耦电容量的时候,用的就是阻抗的概念。 4.2 从阻抗的角度来理解退耦原理。

将图1中的负载芯片拿掉,如图2所示。从AB两点向左看过去,稳压电源以及电容退耦系统一起,可以看成一个复合的电源系统。这个电源系统的特点是:不论AB两点间负载瞬态电流如何变化,都能保证AB两点间的电压保持稳定,即AB两点间电压变化很小。

图片2 电源部分

我们可以用一个等效电源模型表示上面这个复合的电源系统,如图3

图3 等效电源

第 12 页

对于这个电路可写出如下等式:

我们的最终设计目标是,不论AB两点间负载瞬态电流如何变化,都要保持AB两点间电压变化范围很小,根据公式2,这个要求等效于电源系统的阻抗Z要足够低。在图2中,我们是通过去耦电容来达到这一要求的,因此从等效的角度出发,可以说去耦电容降低了电源系统的阻抗。另一方面,从电路原理的角度来说,可得到同样结论。电容对于交流信号呈现低阻抗特性,因此加入电容,实际上也确实降低了电源系统的交流阻抗。 从阻抗的角度理解电容退耦,可以给我们设计电源分配系统带来极大的方便。实际上,电源分配系统设计的最根本的原则就是使阻抗最小。最有效的设计方法就是在这个原则指导下产生的。

电源完整性设计(5)实际电容的特性

时间:2009-04-13 22:43来源:未知 作者:于博士 点击: 217次

正确使用电容进行电源退耦,必须了解实际电容的频率特性。理想电容器在实际中是不存在的,这就是为什么经常听到“电容不仅仅是电容”的原因。 实际的电容器总会存在一些寄生参数,这些寄生参数在低频时表现不明显,但是高频情况下,其重要性可能会超过容值本身。图4是实际电容器的SPICE模型,图中,ESR代表等效串联电阻,ESL代表等效串联电感或寄生电感,C为理想电容。

等效串联电感(寄生电感)无法消除,只要存在引线,就会有寄生电感。这从磁场能量变化的角度可以很容易理解,电流发生变化时,磁场能量发生变化,但是不可能发生能量跃变,表现出电感特性。寄生电感会延缓电容电流的变化,电感越大,电容充放电阻抗就越大,反应时间就越长。等效串联电阻也不可消除的,很简单,因为制作电容的材料不是超导体。

讨论实际电容特性之前,首先介绍谐振的概念。对于图4的电容模型,其复阻抗为:

图4 电容模型

(公式3)

当频率很低时, 远 ,

大,

电容器此时表现为电感性,因此“高频时电容不再是电容”,而呈现为电感。当

时, ,此时容性阻抗矢量与感性阻抗之差为0,

电容的总阻抗最小,表现为纯电阻特性。该频率点就是电容的自谐振频率。自谐振频率点是区分电容是容性还是感性的分界点,高于谐振频率时,“电容不再是电容”,因此退

第 13 页

耦作用将下降。因此,实际电容器都有一定的工作频率范围,只有在其工作频率范围内,电容才具有很好的退耦作用,使用电容进行电源退耦时要特别关注这一点。寄生电感(等效串联电感)是电容器在高于自谐振频率点之后退耦功能被消弱的根本原因。图5显示了一个实际的0805封装0.1uF陶瓷电容,其阻抗随频率变化的曲线。

图5 电容阻抗特性

电容的自谐振频率值和它的电容值及等效串联电感值有关,使用时可查看器件手册,了解该项参数,确定电容的有效频率范围。下面列出了AVX生产的陶瓷电容不同封装的各项参数值。

封装 ESL(nH) ESR(欧姆) 0402 0.4 0.06 0603 0.5 0.098 0805 0.6 0.079 1206 1 0.12 1210 0.9 0.12 1812 1.4 0.203 2220 1.6 0.285

电容的等效串联电感和生产工艺和封装尺寸有关,同一个厂家的同种封装尺寸的电容,其等效串联电感基本相同。通常小封装的电容等效串联电感更低,宽体封装的电容比窄体封装的电容有更低的等效串联电感。

既然电容可以看成RLC串联电路,因此也会存在品质因数,即Q值,这也是在使用电容时的一个重要参数。

电路在谐振时容抗等于感抗,所以电容和电感上两端的电压有效值必然相等,电容上的电压有效值UC=I*1/ωC=U/ωCR=QU,品质因数Q=1/ωCR,这里I是电路的总电流。电感上的电压有效值UL=ωLI=ωL*U/R=QU,品质因数Q=ωL/R。因为:UC=UL 所以Q=1/ωCR=ωL/R。电容上的电压与外加信号电压U之比UC/U=(I*1/ωC)/RI=1/ωCR=Q。电感上的电压与外加信号电压U之比UL/U=ωLI/RI=ωL/R=Q。从上面分析可见,电路的品质因数越高,电感或电容上的电压比外加电压越高。

图6 Q值的影响

第 14 页

Q值影响电路的频率选择性。当电路处于谐振频率时,有最大的电流,偏离谐振频率时总电流减小。我们用I/I0表示通过电容的电流与谐振电流的比值,即相对变化率。 表示频率偏离谐振频率程度。图6显示了I/I0与

关系

在电路板上会放置一些大的电容,通常是坦电容或电解电容。这类电容有很低的ESL,但是ESR很高,因此Q值很低,具有很宽的有效频率范围,非常适合板级电源滤波。 电源完整性设计(6)电容的安装谐振频率

时间:2009-04-13 22:55来源:未知 作者:于博士 点击: 228次

电容的安装谐振频率

上一节介绍的是电容自身的参数,当电容安装到电路板上后,还会引入额外的寄生参数,从而引起谐振频率的偏移。充分理解电容的自谐振频率和安装谐振频率非常重要,在计算系统参数时,实际使用的是安装谐振频率,而不是自谐振频率,因为我们关注的是电容安装到电路板上之后的表现。

电容在电路板上的安装通常包括一小段从焊盘拉出的引出线,两个或更多的过孔。我们知道,不论引线还是过孔都存在寄生电感。寄生电感是我们主要关注的重要参数,因为它对电容的特性影响最大。电容安装后,可以对其周围一小片区域有效去耦,这涉及到去耦半径问题,本文后面还要详细讲述。现在我们考察这样一种情况,电容要对距离它2厘米处的一点去耦,这时寄生电感包括哪几部分。首先,电容自身存在寄生电感。从电容到达需要去耦区域的路径上包括焊盘、一小段引出线、过孔、2厘米长的电源及地平面,这几个部分都存在寄生电感。相比较而言,过孔的寄生电感较大。可以用公式近似计算一个过孔的寄生电感有多大。 公式为

其中:L是过孔的寄生电感,单位是nH。h为过孔的长度,和板厚有关,单位是英寸。d为过孔的直径,单位是英寸。下面就计算一个常见的过孔的寄生电感,看看有多大,以便有一个感性认识。设过孔的长度为63mil(对应电路板的厚度1.6毫米,这一厚度的电路板很常见),过孔直径8mil,根据上面公式得:

这一寄生电感比很多小封装电容自身的寄生电感要大,必须考虑它的影响。过孔的直径越大,寄生电感越小。过孔长度越长,电感越大。下面我们就以一个0805封装0.01uF电容为例,计算安装前后谐振频率的变化。参数如下:容值:C=0.01uF。电容自身等效串联电感:ESL=0.6 nH。安装后增加的寄生电感:Lmount=1.5nH。 电容的自谐振频率:

第 15 页

安装后的总寄生电感:0.6+1.5=2.1nH。注意,实际上安装一个电容至少要两个过孔,寄生电感是串联的,如果只用两个过孔,则过孔引入的寄生电感就有3nH。但是在电容的每一端都并联几个过孔,可以有效减小总的寄生电感量,这和安装方法有关。 安装后的谐振频率为:

可见,安装后电容的谐振频率发生了很大的偏移,使得小电容的高频去耦特性被消弱。在进行电路参数设计时,应以这个安装后的谐振频率计算,因为这才是电容在电路板上的实际表现。

安装电感对电容的去耦特性产生很大影响,应尽量减小。实际上,如何最大程度的减小安装后的寄生电感,是一个非常重要的问题,本文后面还要专门讨论。

电源完整性设计(7)局部去耦设计方法

我们从一个典型逻辑电路入手,讨论局部退耦设计方法。图7是典型的非门(NOT GATE)电路。当输入(Input)低电平时,Q1打开,拉低Q2的基极,因此Q4的基极被拉低,Q3打开,输出(Output)高电平。

图7 非门内部逻辑

实际电路设计中,器件之间相互连接构成完整系统,因此器件之间必然存在相互影响。作为例子,我们级联两个非门,如图8所示,看看两个器件之间怎样相互影响。理想的情况应该是:第一个非门输入逻辑低电平(逻辑0),其输出为高电平,第二个非门输入为第一个的输出,也为高电平,因此第二个非门输出低电平。 为保证逻辑电路能正常工作,表征电路逻辑状态的电平值必须落在一定范围内。比如对于3.3V逻辑,高电平大于2V为逻辑1,低电平小于0.8V为逻辑0。当逻辑门电路的输入电平处于上述范围内时,电路能保证对输入逻辑状态的正确判断。当电平值处于0.8V到2V之间时,则不能保证对输入逻辑状态的正确判断,对于本例的非门来说,其输出可能是逻辑0,也可能是逻辑1,或者处于不定态。因此输入电平超出规定范围时,可能发生逻辑错误。

逻辑电路在设计时采用了很多技术来保证器件本身不会发生这样的错误。但是,当器件安装到电路板上,板级系统的其他因素仍可能导致类似错误的发生。图8中级联的两个非门共用电源端Vcc和接地端GND。Vcc到每个非门供电引脚间都会存在寄生电感,每个非门的地引脚到GND之间也同样存在寄生电感。在实际板级电路中设计中,寄生电感不可避免,电源平面、地平面、过孔、焊盘、连接焊盘的引出线都会引入额外的寄生电感。图8已经画出了电源端和地端的寄生电感。当第一个非门输入高电平,其输出低电平。此时将会形成图中虚线所示的电流通路,第一个非门接地处寄生电感上的电压

第 16 页

为:V=L*di/dt。这里i为逻辑转换过程形成的瞬态电流。如果电路转换过程非常快(高速器件内部晶体管转换时间已经降到了皮秒级),di/dt将是个很大的值,即使很小的寄生电感L也会在电感两端感应出很大的电压V。对于一些大规模逻辑芯片,接地引脚是内部非常多的晶体管共用的,这些晶体管同时开关的话,将产生很大的瞬态电流,再加上极快的转换时间,寄生电感上的感应电压更大。此时第一个非门的输出信号电平为:非门本身低电平电压+寄生电感上的电压。如果这一值接近2V,可能会被第二个非门判断为逻辑1,从而发生逻辑错误。

图8 级联的非门

寄生电感可能引起电路逻辑错误,那么如何解决这一问题?

图9展示了一种解决方法。把电容紧邻器件放置,跨接在电源引脚和地引脚之间。正常时,电容充电,存储一部分电荷。当非门发生翻转瞬间,电容放电,形成瞬间的浪涌电流,方向如图9中虚线所示。这样电路转换所需的瞬态电流不必再由VCC提供,电容相当于局部小电源。因此电源端和地端的寄生电感被旁路掉了,寄生电感在这一瞬间没有电流流过,因而也不存在感应电压,这就保证了第一个非门输出信号的逻辑电平值的正确性。

图9 局部去耦

所需电容可能不是一个,通常是两个或多个电容并联放置,减小电容本身的串联电感,进而减小电容充放电回路的阻抗。电容的摆放、安装距离、安装方法、电容选择等问题,本文后面会详细介绍。

很多芯片制造商在参考设计中给出的都是这种局部去耦方式,但并不是说这种方式就是最优的。芯片商关心的是如何提高他所提供的特定器件的性能,也就是说,着眼点在器件本身,并没有从整个电路系统的角度来处理电源去耦的问题。有时你会发现,对每一

第 17 页

个的电源和地引脚都单独去耦是不现实的,可能是空间,放不下如此多的电容,也可能是成本。因此对于板级集成的工程师来说,除了要熟悉局部去耦的方法外,还要深入研究如何从整个电源分配系统的角度进行电源去耦设计。

电源完整性设计(8)从电源系统的角度

先插一句题外话,很多人在看资料时会有这样的困惑,有的资料上说要对每个电源引脚加去耦电容,而另一些资料并不是按照每个电源引脚都加去偶电容来设计的,只是说在芯片周围放置多少电容,然后怎么放置,怎么打孔等等。那么到底哪种说法及做法正确呢?我在刚接触电路设计的时候也有这样的困惑。其实,两种方法都是正确的,只不过处理问题的角度不同。看过本文后,你就彻底明白了。 上一节讲了对引脚去耦的方法,这一节就来讲讲另一种方法,从电源系统的角度进行去耦设计。该方法本着这样一个原则:在感兴趣的频率范围内,使整个电源分配系统阻抗最低。其方法仍然是使用去耦电容。 电源去耦涉及到很多问题:总的电容量多大才能满足要求?如何确定这个值?选择那些电容值?放多少个电容?选什么材质的电容?电容如何安装到电路板上?电容放置距离有什么要求?下面分别介绍。

电源完整性设计(9)著名的Target Impedance

时间:2009-04-13 23:08来源:未知 作者:于博士 点击: 272次

著名的Target Impedance(目标阻抗) 目标阻抗(Target Impedance)定义为:

其中:

为为允

(公式4)

为负载芯片的最大瞬态电流变化量。

该定义可解释为:能满足负载最大瞬态电流供应,且电压变化不超过最大容许波动范围的情况下,电源系统自身阻抗的最大值。超过这一阻抗值,电源波动将超过容许范围。如果你对阻抗和电压波动的关系不清楚的话,请回顾“电容退耦的两种解释”一节。 对目标阻抗有两点需要说明:

1 目标阻抗是电源系统的瞬态阻抗,是对快速变化的电流表现出来的一种阻抗特性。 2 目标阻抗和一定宽度的频段有关。在感兴趣的整个频率范围内,电源阻抗都不能超过这个值。阻抗是电阻、电感和电容共同作用的结果,因此必然与频率有关。感兴趣的整个频率范围有多大?这和负载对瞬态电流的要求有关。顾名思义,瞬态电流是指在极短时间内电源必须提供的电流。如果把这个电流看做信号的话,相当于一个阶跃信号,具有很宽的频谱,这一频谱范围就是我们感兴趣的频率范围。

如果暂时不理解上述两点,没关系,继续看完本文后面的部分,你就明白了。

第 18 页

电源完整性设计(10)需要多大的电容量

有两种方法确定所需的电容量。第一种方法利用电源驱动的负载计算电容量。这种方法没有考虑ESL及ESR的影响,因此很不精确,但是对理解电容量的选择有好处。第二种方法就是利用目标阻抗(Target Impedance)来计算总电容量,这是业界通用的方法,得到了广泛验证。你可以先用这种方法来计算,然后做局部微调,能达到很好的效果,如何进行局部微调,是一个更高级的话题。下面分别介绍两种方法。

方法一:利用电源驱动的负载计算电容量

设负载(容性)为30pF,要在2ns内从0V驱动到3.3V,瞬态电流为:

(公式5)

如果共有36个这样的负载需要驱动,则瞬态电流为:36*49.5mA=1.782A。假设容许电压波动为:3.3*2.5%=82.5 mV,所需电容量为 C=I*dt/dv=1.782A*2ns/0.0825V=43.2nF

说明:所加的电容实际上作为抑制电压波纹的储能元件,该电容必须在2ns内为负载提供1.782A的电流,同时电压下降不能超过82.5 mV,因此电容值应根据82.5 mV来计算。记住:电容放电给负载提供电流,其本身电压也会下降,但是电压下降的量不能超过82.5 mV(容许的电压波纹)。这种计算没什么实际意义,之所以放在这里说一下,是为了让大家对去耦原理认识更深。

方法二:利用目标阻抗计算电容量(设计思想很严谨,要吃透)

为了清楚的说明电容量的计算方法,我们用一个例子。要去耦的电源为1.2V,容许电压波动为2.5%,最大瞬态电流600mA, 第一步:计算目标阻抗

第二步:确定稳压电源频率响应范围。

和具体使用的电源片子有关,通常在DC到几百kHz之间。这里设为DC到100kHz。在100kHz以下时,电源芯片能很好的对瞬态电流做出反应,高于100kHz时,表现为很高的阻抗,如果没有外加电容,电源波动将超过允许的2.5%。为了在高于100kHz时仍满足电压波动小于2.5%要求,应该加多大的电容? 第三步:计算bulk电容量

当频率处于电容自谐振点以下时,电容的阻抗可近似表示为:

频率f越高,阻抗越小,频率越低,阻抗越大。在感兴趣的频率范围内,电容的最大阻抗不能超过目标阻抗,因此使用100kHz计算(电容起作用的频率范围的最低频率,对应电容最高阻抗)。

第 19 页

第四步:计算bulk电容的最高有效频率

当频率处于电容自谐振点以上时,电容的阻抗可近似表示为:

频率f越高,阻抗越大,但阻抗不能超过目标阻抗。假设ESL为5nH,则最高有效频

率为:。这样一个大的电容能够让我们把电源阻抗在100kHz

到1.6MHz之间控制在目标阻抗之下。当频率高于1.6MHz时,还需要额外的电容来控制电源系统阻抗。

第五步:计算频率高于1.6MHz时所需电容

如果希望电源系统在500MHz以下时都能满足电压波动要求,就必须控制电容的寄生电感量。必须满足

,所

假设使用AVX公司的0402封装陶瓷电容,寄生电感约为0.4nH,加上安装到电路板上后过孔的寄生电感(本文后面有计算方法)假设为0.6nH,则总的寄生电感为1 nH。为了满足总电感不大于0.16 nH的要求,我们需要并联的电容个数为:1/0.016=62.5个,因此需要63个0402电容。

为了在1.6MHz时阻抗小于目标阻抗,需要电容量为:

因此每个电容的电容量为1.94/63=0.0316 uF。

综上所述,对于这个系统,我们选择1个31.831 uF的大电容和63个0.0316 uF的小电容即可满足要求。

注意:以上基于目标阻抗(Target Impedance)的计算,只是为了说明这种方法的基本原理,实际中不能这样简单的计算就了事,因为还有很多问题需要考虑。学习的重点是这种方法的核心思想。

源完整性设计(11)相同容值电容的并联

使用很多电容并联能有效地减小阻抗。63个0.0316 uF的小电容(每个电容ESL为1 nH)并联的效果相当于一个具有0.159 nH ESL的1.9908 uF电容.

图10 多个等值电容并联

第 20 页

单个电容及并联电容的阻抗特性如图10所示。并联后仍有相同的谐振频率,但是并联电容在每一个频率点上的阻抗都小于单个电容。

但是,从图中我们看到,阻抗曲线呈V字型,随着频率偏离谐振点,其阻抗仍然上升的很快。要在很宽的频率范围内满足目标阻抗要求,需要并联大量的同值电容。这不是一种好的方法,造成极大地浪费。有些人喜欢在电路板上放置很多0.1uF电容,如果你设计的电路工作频率很高,信号变化很快,那就不要这样做,最好使用不同容值的组合来构成相对平坦的阻抗曲线。

电源完整性设计(12)不同容值电容的并联与反谐振(Anti-Resonance)

容值不同的电容具有不同的谐振点。图11画出了两个电容阻抗随频率变化的曲线。

图11 两个不同电容的阻抗曲线

左边谐振点之前,两个电容都呈容性,右边谐振点后,两个电容都呈感性。在两个谐振点之间,阻抗曲线交叉,在交叉点处,左边曲线代表的电容呈感性,而右边曲线代表的电容呈容性,此时相当于LC并联电路。对于LC并联电路来说,当L和C上的电抗相等时,发生并联谐振。因此,两条曲线的交叉点处会发生并联谐振,这就是反谐振效应,该频率点为反谐振点。

图12 不同容值电容并联后阻抗曲线 两个容值不同的电容并联后,阻抗曲线如图12所示。从图12中我们可以得出两个结论: a 不同容值的电容并联,其阻抗特性曲线的底部要比图10阻抗曲线的底部平坦得多(虽然存在反谐振点,有一个阻抗尖峰),因而能更有效地在很宽的频率范围内减小阻抗。 b 在反谐振(Anti-Resonance)点处,并联电容的阻抗值无限大,高于两个电容任何一个单独作用时的阻抗。并联谐振或反谐振现象是使用并联去耦方法的不足之处。 在并联电容去耦的电路中,虽然大多数频率值的噪声或信号都能在电源系统中找到低阻

第 21 页

抗回流路径,但是对于那些频率值接近反谐振点的,由于电源系统表现出的高阻抗,使得这部分噪声或信号能量无法在电源分配系统中找到回流路径,最终会从PCB上发射出去(空气也是一种介质,波阻抗只有几百欧姆),从而在反谐振频率点处产生严重的EMI问题。因此,并联电容去耦的电源分配系统一个重要的问题就是:合理的选择电容,尽可能的压低反谐振点处的阻抗。

电源完整性设计(13)ESR对反谐振(Anti-Resonance)的影响

Anti-Resonance 给电源去耦带来麻烦,但幸运的是,实际情况不会像图12显示的那么糟糕。

实际电容除了LC之外,还存在等效串联电阻ESR。

因此,反谐振点处的阻抗也不会是无限大的。实际上,可以通过计算得到反谐振点处的阻抗为

现代工艺生产的贴片电容,等效串联阻抗很低,因此就有办法控制电容并联去耦时反谐振点处的阻抗。

等效串联电阻ESR使整个电源分配系统的阻抗特性趋于平坦。 其中,X为反谐振点处单个电容的阻抗虚部(均相等)。

电源完整性设计(14)怎样合理选择电容组合

前面我们提到过,瞬态电流的变化相当于阶跃信号,具有很宽的频谱。因而,要对这一电流需求补偿,就必须在很宽的频率范围内提供足够低的电源阻抗。但是,不同电容的有效频率范围不同,这和电容的谐振频率有关(严格来说应该是安装后的谐振频率),有效频率范围(电容能提供足够低阻抗的频率范围)是谐振点附近一小段频率。因此要在很宽的频率范围内提供足够低的电源阻抗,就需要很多不同电容的组合。

你可能会说,只用一个容值,只要并联电容数量足够多,也能达到同样低的阻抗。的确如此,但是在实际应用中你可以算一下,多数时候,所需要的电容数量很大。真要这样做的话,可能你的电路板上密密麻麻的全是电容。既不专业,也没必要。

选择电容组合,要考虑的问题很多,比如选什么封装、什么材质、多大的容值、容值的间隔多大、主时钟频率及其各次谐波频率是多少、信号上升时间等等,这需要根据具体的设计来专门设计。

通常,用钽电容或电解电容来进行板级低频段去耦。电容量的计算方法前面讲过了,需要提醒一点的是,最好用几个或多个电容并联以减小等效串联电感。这两种电容的Q值很低,频率选择性不强,非常适合板级滤波。

高频小电容的选择有些麻烦,需要分频段计算。可以把需要去耦的频率范围分成几段,每一段单独计算,用多个相同容值电容并联达到阻抗要求,不同频段选择的不同的电容值。但这种方法中,频率段的划分要根据计算的结果不断调整。

一般划分3到4个频段就可以了,这样需要3到4个容值等级。实际上,选择的容值等级越多,阻抗特性越平坦,但是没必要用非常多的容值等级,阻抗的平坦当然好,但是我们的最终目标是总阻抗小于目标阻抗,只要能满足这个要求就行。

在某个等级中到底选择那个容值,还要看系统时钟频率。前面讲过,电容的并联存在反谐振,设计时要注意,尽量不要让时钟频率的各次谐波落在反谐振频率附近。比如在零点几微法等级上选择0.47、0.22、0.1还是其他值,要计算以下安装后的谐振频率再来定。

还有一点要注意,容值的等级不要超过10倍。比如你可以选类似0.1、0.01 、0.001这

第 22 页

样的组合。因为这样可以有效控制反谐振点阻抗的幅度,间隔太大,会使反谐振点阻抗很大。当然这不是绝对的,最好用软件看一下,最终目标是反谐振点阻抗能满足要求。 高频小电容的选择,要想得到最优组合,是一个反复迭代寻找最优解的过程。最好的办法就是先粗略计算一下大致的组合,然后用电源完整性仿真软件做仿真,再做局部调整,能满足目标阻抗要求即可,这样直观方便,而且控制反谐振点比较容易。而且可以把电源平面的电容也加进来,联合设计。 图13是一个电容组合的例子。这个组合中使用的电容为:2个680uF钽电容,7个2.2uF陶瓷电容(0805封装),13个0.22uF陶瓷电容(0603封装),26个0.022uF陶瓷电容(0402封装)。图中,上部平坦的曲线是680uF电容的阻抗曲线,其他三个容值的曲线为图中的三个V字型曲线,从左到右一次为2.2uF、0.22uF、0.022uF。总的阻抗曲线为图中底部的粗包络线。

这个组合实现了在500kHz到150MHz范围内保持电源阻抗在33毫欧以下。到500MHz

频率点处,阻抗上升到110毫欧。从图中可见,反谐振点的阻抗控制得很低。

图13 设计实例

小电容的介质一般常规设计中都选则陶瓷电容。NP0介质电容的ESR要低得多,对于有更严格阻抗控制的局部可以使用,但是注意这种电容的Q值很高,可能引起严重的高频振铃,使用时要注意。

封装的选择,只要加工能力允许,当然越小越好,这样可以得到更低的ESL,也可以留出更多的布线空间。但不同封装,电容谐振频率点不同,容值范围也不同,可能影响到最终的电容数量。因此,电容封装尺寸、容值要联合考虑。总之最终目标是,用最少的电容达到目标阻抗要求,减轻安装和布线的压力。

电源完整性设计(15)电容的去耦半径

电容去耦的一个重要问题是电容的去耦半径。大多数资料中都会提到电容摆放要尽量靠近芯片,多数资料都是从减小回路电感的角度来谈这个摆放距离问题。确实,减小电感是一个重要原因,但是还有一个重要的原因大多数资料都没有提及,那就是电容去耦半径问题。如果电容摆放离芯片过远,超出了它的去耦半径,电容将失去它的去耦的作用。 理解去耦半径最好的办法就是考察噪声源和电容补偿电流之间的相位关系。当芯片对电流的需求发生变化时,会在电源平面的一个很小的局部区域内产生电压扰动,电容要补偿这一电流(或电压),就必须先感知到这个电压扰动。信号在介质中传播需要一定的时间,因此从发生局部电压扰动到电容感知到这一扰动之间有一个时间延迟。同样,电容的补偿电流到达扰动区也需要一个延迟。因此必然造成噪声源和电容补偿电流之间的

第 23 页

相位上的不一致。 特定的电容,对与它自谐振频率相同的噪声补偿效果最好,我们以这个频率来衡量这种相位关系。设自谐振频率为f,对应波长为

,补偿电流表达式可写为:

其中,A是电流幅度,R为需要补偿的区域到电容的距离,C为信号传播

速度。当扰动区到电容的距离达到

,和噪声源相位刚好

差180度,即完全反相。此时补偿电流不再起作用,去耦作用失效,补偿的能量无法及时送达。为了能有效传递补偿能量,应使噪声源和补偿电流的相位差尽可能的小,最好是同相位的。距离越近,相位差越小,补偿能量传递越多,如果距离为0,则补偿能量百分之百传递到扰动区。这就要求噪声源距离电容尽可能的近,要远小于

之间,这是一个经验数据。

例如:0.001uF陶瓷电容,如果安装到电路板上后总的寄生电感为1.6nH,那么其安装后的谐振频率为125.8MHz,谐振周期为7.95ps。假设信号在电路板上的传播速度为166ps/inch,则波长为47.9英寸。电容去耦半径为47.9/50=0.958英寸,大约等于2.4厘米。

本例中的电容只能对它周围2.4厘米范围内的电源噪声进行补偿,即它的去耦半径2.4厘米。不同的电容,谐振频率不同,去耦半径也不同。对于大电容,因为其谐振频率很低,对应的波长非常长,因而去耦半径很大,这也是为什么我们不太关注大电容在电路板上放置位置的原因。对于小电容,因去耦半径很小,应尽可能的靠近需要去耦的芯片,这正是大多数资料上都会反复强调的,小电容要尽可能近的靠近芯片放置。

电源完整性设计(16)电容的安装方法

电容的摆放

对于电容的安装,首先要提到的就是安装距离。容值最小的电容,有最高的谐振频率,去耦半径最小,因此放在最靠近芯片的位置。容值稍大些的可以距离稍远,最外层放置容值最大的。但是,所有对该芯片去耦的电容都尽量靠近芯片。下面的图14就是一个摆放位置的例子。本例中的电容等级大致遵循10倍等级关系。

图14 电容摆放位置示例

第 24 页

还有一点要注意,在放置时,最好均匀分布在芯片的四周,对每一个容值等级都要这样。通常芯片在设计的时候就考虑到了电源和地引脚的排列位置,一般都是均匀分布在芯片的四个边上的。因此,电压扰动在芯片的四周都存在,去耦也必须对整个芯片所在区域均匀去耦。如果把上图中的680pF电容都放在芯片的上部,由于存在去耦半径问题,那么就不能对芯片下部的电压扰动很好的去耦。

电容的安装

在安装电容时,要从焊盘拉出一小段引出线,然后通过过孔和电源平面连接,接地端也是同样。这样流经电容的电流回路为:电源平面->过孔->引出线->焊盘->电容->焊盘->引出线->过孔->地平面,图15直观的显示了电流的回流路径。

图15 流经电容的电流回路

放置过孔的基本原则就是让这一环路面积最小,进而使总的寄生电感最小。图16显示了几种过孔放置方法。

图16 高频电容过孔放置方法

第一种方法从焊盘引出很长的引出线然后连接过孔,这会引入很大的寄生电感,一定要避免这样做,这时最糟糕的安装方式。

第 25 页

第二种方法在焊盘的两个端点紧邻焊盘打孔,比第一种方法路面积小得多,寄生电感也较小,可以接受。

第三种在焊盘侧面打孔,进一步减小了回路面积,寄生电感比第二种更小,是比较好的方法。

第四种在焊盘两侧都打孔,和第三种方法相比,相当于电容每一端都是通过过孔的并联接入电源平面和地平面,比第三种寄生电感更小,只要空间允许,尽量用这种方法。 最后一种方法在焊盘上直接打孔,寄生电感最小,但是焊接是可能会出现问题,是否使用要看加工能力和方式。

推荐使用第三种和第四种方法。

需要强调一点:有些工程师为了节省空间,有时让多个电容使用公共过孔。任何情况下都不要这样做。最好想办法优化电容组合的设计,减少电容数量。

由于印制线越宽,电感越小,从焊盘到过孔的引出线尽量加宽,如果可能,尽量和焊盘宽度相同。这样即使是0402封装的电容,你也可以使用20mil宽的引出线。引出线和过孔安装如图17所示,注意图中的各种尺寸。

图17 推荐的高频电容过孔放置方法

对于大尺寸的电容,比如板级滤波所用的钽电容,推荐用图18中的安装方法。

图18 低频大电容过孔放置

电源完整性设计(17)结束语

时间:2009-04-13 23:44来源:未知 作者:于博士 点击: 1次 结束语

电源系统去耦设计要把引脚去耦和电源平面去耦结合使用已达到最优设计。时钟、PLL、DLL等去耦设计要使用引脚去耦,必要时还要加滤波网络,模拟电源部分还要使用磁珠等进行滤波。针对具体应用选择退耦电容的方法也很流行,如在电路板上发现某个频率的干扰较大,就要专门针对这一频率选择合适的电容,改进系统设计。总之,电源系统的设计和具体应用密切相关,不存在放之四海皆准的具体方案。关键是掌握基本的设计方法,具体情况具体分析,才能很好的解决电源去耦问题。

第 26 页

电源完整性:电容的去耦时间

在电源完整性设计一文中,推荐了一种基于目标阻抗(target impedance)的去耦电容设计方法。在这种方法中,从频域的角度说明了电容选择方法。把瞬态电流看成阶跃信号,因而有很宽的频谱,去耦电容必须在这个很宽的频谱内使电源系统阻抗低于目标阻抗(target impedance)。电容的选择是分频段设计的,每一种容值的电容负责一段频谱范围,超出这个范围的,由其他电容负责构成低阻抗路径。 有些人可能对这种频域方法有些困惑,本文从另外一个更直观的角度来说明去耦电容的这种特性,即电容的去耦时间。

构成电源系统的两个重要部分:稳压电源、去耦电容。首先说说稳压电源的反应时间。负载芯片的电流需求变化是极快的,尤其是一些高速处理器。内部晶体管开关速度极快,假设处理器内部有1000个晶体管同时发生状态翻转,转台转换时间是1ns,总电流需求是500mA。那么此时电源系统必须在1ns时间内迅速补充上500mA瞬态电流。遗憾的是,稳压源在这么短的时间内反应不过来,相对于电流的变化,稳压源显得很迟钝,有点像个傻子,呵呵。通常说的稳压源的频率响应范围在直流到几百k之间,什么意思?这从时域角度可能更好理解。假设稳压源的频率响应范围是直流到100kHz,100kHz对应时域的10us时间间隔。也就是稳压源最快的响应速度是10us,如果负载芯片要求在20 us内提供所需的电流,那么稳压电源有足够的反应时间,因此可以提供负载所需要的电流。但是如果负载电流要求的时间是1ns的话,对稳压电源来说太快了,稳压源还在那发呆呢,瞬态电流的需求已经过去了。负载可不会等着稳压源来做出反应,不能给它及时提供电流,他就把电压拉下来,想想,功率一定,电流大了,电压必然减小。哦,这就产生了轨道塌陷,噪声产生了。因此,所说的频率响应范围,在时域对应的是一个响应时间问题。

电容也同样存在响应时间。电源要10us才能反应过来,那从0到10us之间这段时间怎么办?这就是电容要干的事。按电源完整性设计一文中,加入一个31.831uF电容,能提供100kHz到1.6MHz频段的去耦。从时域来说,这个电容的最快反应时间是1/1.6MHz=0.625us。也就是说从0.625us到10us这段时间,这个电容就可以提供所需电流。稳压电源发呆就发呆吧,别指望它了,电容先顶上,过10us后再让稳压源把活接过来。从0.625us到10us这段时间就是电容的有效去耦时间。

加一个电容后,电源系统的反应时间还是很长,625ns,还是不能满足要求,那就再加电容,放一些很小的电容,比如13个0.22uF电容,提供1.6MHz到100MHz的去耦,那么这13个小电容最快反应时间为1/100MHz=1ns。如果有电流需求,1ns后这些小电容就做出反应了。

通常这个反应时间还不够,那就在加一些更小的电容,把去耦频率提到500MHz,反应时间可以加快到200ps,一般来说足够了。不同电容产生去耦作用,都需要一定的时间,这就是去耦时间。不同的去耦时间对应不同的有效去耦频率段,这就是为什么去耦电容要分频段设计的原因。

这里给出的是一个直观的解释,目的是让你有一个感性的理解。

有一点要特别注意,从信号的角度来说,瞬态电流有很宽的带宽,要想很好的满足电流需求,必须在他的整个带宽范围内都提供去耦,才能满足波形的要求。不要认为稳压源反应慢,就认为它没干活,这是不对的,稳压源对瞬态电流中的低频成分还是起作用的。电流由很多频率成分组成,稳压源、大电容、小电容、更小的电容分别负责补偿瞬态电流中不同频率的部分,这些作用合成在一起,才能产生一个类似阶跃信号的补偿电流。电源系统设计要物尽其用,稳压源、大电容、小电容、更小的电容各司其职,协同工作,

第 27 页

这个团队能否很好的合作,就看你的管理能力了。

努力学习,做好的管理者,别光想着管理这些电容啊,呵呵!不过对技术出身的我们,先管好这些无生命的东西,打好基础才行啊。于博士祝大家尽快迈过技术这道门槛,有时间多来我的网站看看,早日走上事业快车道。

信号完整性:特性阻抗

当信号在传输线上传播时,信号感受到的瞬态阻抗与单位长度电容和材料的介电常数有

关,可表示为: 。如果PCB上线条的厚度和宽度不变,并且走线和返回平

面间距离不变,那么信号感受到的瞬态阻抗就不变,传输线是均匀的。对于均匀传输线,恒定的瞬态阻抗说明了传输线的特性,称为特性阻抗。

如果PCB上线条的厚度增大或者宽度增加,单位长度电容增加,特性阻抗就变小。同样,走线和返回平面间距离减小,电容增大,特性阻抗也减小。

一个很重要的特性阻抗就是自由空间的特性阻抗,也叫自由空间的波阻抗,在EMC中非常重要。自由空间特性阻抗为 对于常见的FR4板材的PCB板上,

特性

图1

FR4板材的PCB板上, 特性阻抗传输线另一个特性是: 单位长度电容=3.3pF/in 单位长度电容=8.3nH/in

图2

了解这些特殊的特性阻抗,对于设计电路板有一定的参考意义,能让我们在制作电路前有个直觉的认识。

精确地特性阻抗计算需要用场求解器。推荐用Polar Instruments的SI9000软件,大名鼎鼎,绝对精品。本站提供下载,下载地址为:http://www.sig007.com/rjxz/115.html

第 28 页

信号完整性:多长的走线才是传输线

时间:2009-04-16 20:35来源:未知 作者:于博士 点击: 323次

多长的走线才是传输线?

这和信号的传播速度有关,在FR4板材上铜线条中信号速度为6in/ns。简单的说,只要信号在走线上的往返时间大于信号的上升时间,PCB上的走线就应当做传输线来处理。 我们看信号在一段长走线上传播时会发生什么情况。假设有一段60英寸长的PCB走线,如图1所示,返回路径是PCB板内层靠近信号线的地平面,信号线和地平面间在远端开路。

图1

信号在这条走线上向前传播,传输到走线尽头需要10ns,返回到源端又需要10ns,则总的往返时间是20ns。如果把上面的信号往返路径看成普通的电流回路的话,返回路径上应该没有电流,因为在远端是开路的。但实际情况却不是这样,返回路径在信号上后最初的一段时间有电流。

在这段走线上加一个上升时间为1ns的信号,在最初的1ns时间,信号还线条上只走了6英寸,不知道远端是开路还是短路,那么信号感觉到的阻抗有多大,怎么确定?如果把信号往返路径看成普通的电流回路的话就会产生矛盾,所以,必须按传输线处理。 实际上,在信号线条和返回地平面间存在寄生电容,如图2所示。当信号向前传播过程中,A点处电压不断不变化,对于寄生电容来说,变化的电压意味着产生电流,方向如图中虚线所示。因此信号感受到的阻抗就是电容呈现出来的阻抗,寄生电容构成了电流回流的路径。信号在向前传播所经过的每一点都会感受到一个阻抗,这个阻抗是变化的电压施加到寄生电容上产生的,通常叫做传输线的瞬态阻抗。

图2

当信号到达远端,远端的电压升至信号的最终电压后,电压不再变化。虽然寄生电容还是存在,但是没有电压的变化,电容相当于开路,这对应的就是直流情况。

因此,这个信号路径短期的表现和长期的表现不一样,在起始一小段时间内,表现就是传输线。即使传输线远端开路,在信号跳变期间,传输线前段的性能也会像一个阻值有限的电阻。

第 29 页

信号完整性:信号反射

信号沿传输线向前传播时,每时每刻都会感受到一个瞬态阻抗,这个阻抗可能是传输线本身的,也可能是中途或末端其他元件的。对于信号来说,它不会区分到底是什么,信号所感受到的只有阻抗。如果信号感受到的阻抗是恒定的,那么他就会正常向前传播,只要感受到的阻抗发生变化,不论是什么引起的(可能是中途遇到的电阻,电容,电感,过孔,PCB转角,接插件),信号都会发生反射。

那么有多少被反射回传输线的起点?衡量信号反射量的重要指标是反射系数,表示反射

电压和原传输信号电压的比值。反射系数定义为:前的阻抗,

。为变化

为变化后的阻抗。假设PCB线条的特性阻抗为50欧姆,传输过程中遇

到一个100欧姆的贴片电阻,暂时不考虑寄生电容电感的影响,把电阻看成理想的纯电

阻,那么反射系数为: ,信号有1/3被反射回源端。如果传输信号

的电压是3.3V电压,反射电压就是1.1V。 纯电阻性负载的反射是研究反射现象的基础,阻性负载的变化无非是以下四种情况:阻抗增加有限值、减小有限值、开路(阻抗变为无穷大)、短路(阻抗突然变为0)。 阻抗增加有限值:

反射电压上面的例子已经计算过了。这时,信号反射点处就会有两个电压成分,一部分是从源端传来的3.3V电压,另一部分是在反射电压1.1V,那么反射点处的电压为二者之和,即4.4V。 阻抗减小有限值:

仍按上面的例子,PCB线条的特性阻抗为50欧姆,如果遇到的电阻是30欧姆,则反

射系数为 ,

。此时反射点电压为3.3V+(-0.825V)=2.475V。

开路:

开路相当于阻抗无穷大,反射系数按公式计算为1。即反射电压3.3V。反射点处电压为6.6V。可见,在这种极端情况下,反射点处电压翻倍了。 短路:

短路时阻抗为0,电压一定为0。按公式计算反射系数为-1,说明反射电压为-3.3V,因此反射点电压为0。

计算非常简单,重要的是必须知道,由于反射现象的存在,信号传播路径中阻抗发生变化的点,其电压不再是原来传输的电压。这种反射电压会改变信号的波形,从而可能会引起信号完整性问题。这种感性的认识对研究信号完整性及设计电路板非常重要,必须在头脑中建立起这个概念。

信号完整性:信号振铃是怎么产生的

时间:2009-04-21 17:22来源:未知 作者:于博士 点击: 300次

第 30 页

信号的反射可能会引起振铃现象,一个典型的信号振铃如图1所示。

图1

那么信号振铃是怎么产生的呢?

前面讲过,如果信号传输过程中感受到阻抗的变化,就会发生信号的反射。这个信号可能是驱动端发出的信号,也可能是远端反射回来的反射信号。根据反射系数的公式,当信号感受到阻抗变小,就会发生负反射,反射的负电压会使信号产生下冲。信号在驱动端和远端负载之间多次反射,其结果就是信号振铃。大多数芯片的输出阻抗都很低,如果输出阻抗小于PCB走线的特性阻抗,那么在没有源端端接的情况下,必然产生信号振铃。

信号振铃的过程可以用反弹图来直观的解释。假设驱动端的输出阻抗是10欧姆,PCB走线的特性阻抗为50欧姆(可以通过改变PCB走线宽度,PCB走线和内层参考平面间介质厚度来调整),为了分析方便,假设远端开路,即远端阻抗无穷大。驱动端传输3.3V电压信号。我们跟着信号在这条传输线中跑一次,看看到底发生了什么?为分析方便,忽略传输线寄生电容和寄生电感的影响,只考虑阻性负载。图2为反射示意图。

第1次反射:信号从芯片内部发出,经过10欧姆输出阻抗和50欧姆PCB特性阻抗的分压,实际加到PCB走线上的信号为A点电压3.3*50/(10+50)=2.75V。传输到远端B点,由于B点开路,阻抗无穷大,反射系数为1,即信号全部反射,反射信号也是2.75V。此时B点测量电压是2.75+2.75=5.5V。 第2次反射:2.75V反射电压回到A点,阻抗由50欧姆变为10欧姆,发生负反射,A点反射电压为-1.83V,该电压到达B点,再次发生反射,反射电压-1.83V。此时B点测量电压为5.5-1.83-1.83=1.84V。

第3次反射:从B点反射回的-1.83V电压到达A点,再次发生负反射,反射电压为1.22V。该电压到达B点再次发生正反射,反射电压1.22V。此时B点测量电压为1.84+1.22+1.22=4.28V。 第4次反射:。。。 。。。 。。。第5次反射:。。。 。。。 。。。

如此循环,反射电压在A点和B点之间来回反弹,而引起B点电压不稳定。观察B点电压:5.5V->1.84V->4.28V->……,可见B点电压会有上下波动,这就是信号振铃。

第 31 页

图2

信号振铃根本原因是负反射引起的,其罪魁祸首仍然是阻抗变化,又是阻抗!在

研究信号完整性问题时,一定时时注意阻抗问题。

负载端信号振铃会严重干扰信号的接受,产生逻辑错误,必须减小或消除,因此对于长

的传输线必须进行阻抗匹配端接。

信号完整性:PCB走线宽度变化产生的反射

时间:2009-04-21 17:29来源:未知 作者:于博士 点击: 360次

在进行PCB布线时,经常会发生这样的情况:走线通过某一区域时,由于该区域布线空间有限,不得不使用更细的线条,通过这一区域后,线条再恢复原来的宽度。走线宽度变化会引起阻抗变化,因此发生反射,对信号产生影响。那么什么情况下可以忽略这一影响,又在什么情况下我们必须考虑它的影响?

有三个因素和这一影响有关:阻抗变化的大小、信号上升时间、窄线条上信号的时延。

首先讨论阻抗变化的大小。很多电路的设计要求反射噪声小于电压摆幅的5%(这和信号上的噪声预算有关),根据反射系数公式:

可以计算出阻抗大致的变化率要求为:

第 32 页

接着阻抗变小,发生负反射。如果两次反射间隔时间足够短,两次反射就有可能相互抵消,从而减小影响。假设传输信号为1V,第一次正反射有0.2V被反射,1.2V继续向前传输,第二次反射有 -0.2*1.2 = 0.24v被反射回。再假设6mil线长度极短,两次反射几乎同时发生,那么总的反射电压只有0.04V,小于5%这一噪声预算要求。因此,这种反射是否影响信号,有多大影响,和阻抗变化处的时延以及信号上升时间有关。研究及实验表明,只要阻抗变化处的时延小于信号上升时间的20%,反射信号就不会造成问题。如果信号上升时间为1ns,那么阻抗变化处的时延小于0.2ns对应1.2英寸,反射就不会产生问题。也就是说,对于本例情况,6mil宽走线的长度只要小于3cm就不会有问题。

当PCB走线线宽发生变化时,要根据实际情况仔细分析,是否造成影响。需要关注的参数由三个:阻抗变化有多大、信号上升时间是多少、线宽变化的颈状部分有多长。根据上面的方法大致估算一下,适当留出一定的余量。如果可能的话,尽量让减小颈状部分长度。

需要指出的是,实际的PCB加工中,参数不可能像理论中那样精确,理论能对我们的设计提供指导,但不能照搬照抄,不能教条,毕竟这是一门实践的科学。估算出的值要根据实际情况做适当的修订,再应用到设计中。如果感觉经验不足,那就先保守点,然后在根据制造成本适当调整。

信号完整性:接收端容性负载的反射

时间:2009-04-21 17:40来源:未知 作者:于博士 点击: 303次

信号的接收端可能是集成芯片的一个引脚,也可能是其他元器件。不论接收端是什么,实际的器件的输入端必然存在寄生电容,接受信号的芯片引脚和相邻引脚之间有一定的寄生电容,和引脚相连的芯片内部的布线也会存在寄生电容,另外引脚和信号返回路径之间也会存在寄生电容。

好复杂,这么多寄生电容!其实很简单,想想电容是什么?两个金属板,中间是某种绝缘介质。这个定义中并没有说两个金属板是什么形状的,芯片两个相邻引脚也可以看做是电容的两个金属板,中间介质是空气,不就是一个电容么。芯片引脚和PCB板内层的电源或地平面也是一对金属板,中间介质是PCB板的板材,常见的是FR4材料,也是一个电容。呵呵,搞来搞去,还是回到了最基础的部分。高手不要笑,太简单了。不过确实很多人看到寄生电容就感到有点晕,理解不透,所以在这里啰嗦一下。

回到正题,下面研究一下信号终端的电容有什么影响。将模型简化,用一个分立电容元件代替所有寄生电容,如图1所示。

图1

我们考察B点电容的阻抗情况。电容的电流为:

第 33 页

随着电容的充电,电压变化率逐渐减小(电路原理中的瞬态过程),电容的充电电流也不断减小。即电容的充电电流是随时间变化的。 电容的阻抗为:

,这

所需的时间。B点电压10%~90%上升时间为

即37%

图2

第 34 页

至于信号上升时间增加的精确值是多少,对于电路设计来说没必要,只要定性的分析,有个大致的估算就可以了。因为计算再精确也没实际意义,电路板的参数也不精确!对于设计者来说,定性分析并了解影响,大致估算出影响在那个量级,能给电路设计提供指导就可以了,其他的事软件来做吧。举个例子,如果信号上升时间1ns,电容使信号上升时间增加远小于1ns,比如0.2 ns,那么这么一点点增加可能不会有什么影响。如果电容造成的上升时间增加很多,那可能就会对电路时序产生影响。那么多少算很多?看看电路的时序余量吧,这涉及到电路的时序分析和时序设计。 总之接收端电容负载的影响有两点:

1、 使源端(驱动端)信号产生局部电压凹陷。 2、 接收端信号上升时间延长。 在电路设计中这两点都要考虑。

信号完整性:PCB走线中途容性负载反射

很多时候,PCB走线中途会经过过孔、测试点焊盘、短的stub线等,都存在寄生电容,必然对信号造成影响。走线中途的电容对信号的影响要从发射端和接受端两个方面分析,对起点和终点都有影响。

首先按看一下对信号发射端的影响。当一个快速上升的阶跃信号到达电容时,电容快速充电,充电电流和信号电压上升快慢有关,充电电流公式为:I=C*dV/dt。电容量越大,充电电流越大,信号上升时间越快,dt越小,同样使充电电流越大。

我们知道,信号的反射与信号感受到的阻抗变化有关,因此为了分析,我们看一下,电容引起的阻抗变化。在电容开始充电的初期,阻抗表示为:

这里dV实际上是阶跃信号电压变化,dt为信号上升时间,电容阻抗公式变为:

从这个公式中,我们可以得到一个很重要的信息,当阶跃信号施加到电容两端的初期,电容的阻抗与信号上升时间和本身的电容量有关。

通常在电容充电初期,阻抗很小,小于走线的特性阻抗。信号在电容处发生负反射,这个负电压信号和原信号叠加,使得发射端的信号产生下冲,引起发射端信号的非单调性。

对于接收端,信号到达接收端后,发生正反射,反射回来的信号到达电容位置,那个样发生负反射,反射回接收端的负反射电压同样使接收端信号产生下冲。 转载请注明出处:www.sig007.com。

为了使反射噪声小于电压摆幅的5%(这种情况对信号影响可以容忍),阻抗变化必须小于10%。那么电容阻抗应该控制在多少?电容的阻抗表现为一个并联阻抗,我们可以用并联阻抗公式和反射系数公式来确定它的范围。对于这种并联阻抗,我们希望电容阻抗越大越好。假设电容阻抗是PCB走线特性阻抗的k倍,根据并联阻抗公式得到电容处信号感受到的阻抗为:

第 35 页

阻抗变化率为:,,

有了阻抗的指标,我们就可以确定能容忍多大的电容量。电路板上50欧姆特性阻抗很常见,我就用50欧姆来计算。

得出:

即在这种情况下,如果信号上升时间为1ns,那么电容量要小于4皮法。反之,如果电容量为4皮法,则信号上升时间最快为1ns,如果信号上升时间为0.5ns,这个4皮法的电容就会产生问题。

这里的计算只不过是为了说明电容的影响,实际电路中情况十分复杂,需要考虑的因素更多,因此这里计算是否精确没有实际意义。关键是要通过这种计算理解电容是如何影响信号的。我们对电路板上每一个因素的影响都有一个感性认识后,就能为设计提供必要的指导,出现问题就知道如何去分析。精确的评估需要用软件来仿真。

总结:

1 PCB走线中途容性负载使发射端信号产生下冲,接收端信号也会产生下冲。

2 能容忍的电容量和信号上升时间有关,信号上升时间越快,能容忍的电容量越小。

第 36 页

因篇幅问题不能全部显示,请点此查看更多更全内容

Copyright © 2019- banwoyixia.com 版权所有 湘ICP备2023022004号-1

违法及侵权请联系:TEL:199 1889 7713 E-MAIL:2724546146@qq.com

本站由北京市万商天勤律师事务所王兴未律师提供法律服务