ZigBee网络节点基带处理器的设计与实现

第３４卷　第１７期　Ｖｏ１．３４　Ｎｏ．１７　计算机工程　２００８年９月　Ｓｅｐｔｅｍｂｅｒ　２００８　Ｃｏｍｐｕｔｅｒ　Ｅｎｇｉｎｅｅｒｉｎｇ　・工程应用技术与实现・　文章编号：１０００—．３４２８（２００８）１　７＿＿＿ｏ２１９—　３　文献标识码：Ａ　中图分类号．ＴＮ４９２　ＺｉｇＢｅｅ网络节点基带处理器的设计与实现　施汝杰，高佩君，田佳音，闵吴　（复旦大学专用集成电路和系统国家重点实验室，上海２０１２０３）　摘要：设计一款新型符合ＺｉｇＢｅｅ协议的无线传感器网络节点基带处理器。提出一种Ｏ—ＱＰＳＫ非相干解调的同步相关解码方式，解决了　解调电路的结构冗余问题，降低了数字接收机的信噪比。设计收发控制器完成发送与接收流程的管理，通过模式切换和软件平台的优化降　低了整个节点芯片的工作功耗和面积。通过Ａｌｔｅｒａ　Ｓｔｒａｔｉｘ￥８０　ＦＰＧＡ平台进行测试验证，结果符合设计要求。　关键词：ＺｉｇＢｅｅ协议；无线传感器网络；基带处理器　Ｄｅｓｉｇｎ　ａｎｄ　Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ　ｏｆ　Ｂａｓｅｂａｎｄ－ｐｒｏｃｅｓｓｏｒ　ｆｏｒ　ＺｉｇＢｅｅ　Ｎｅｔｗｏｒｋ　Ｎｏｄｅ　ＳＨＩ　Ｒｕｄｉｅ，ＧＡＯ　Ｐｅｉ－ｊｕｎ，ＴＩＡＮ　Ｊｉａ－ｙｉｎ，ＭＩＮ　Ｈａｏ　ｆＳｔａｔｅ　Ｋｅｙ　Ｌａｂｏｒａｔｏｒｙ　ｏｆＡＳＩＣ＆Ｓｙｓｔｅｍ，Ｆｕｄａｎ　Ｕｎｉｖｅｒｓｉｔｙ，Ｓｈａｎｇｈａｉ　２０１２０３）　［ＡｂｓｔｒａｃｔＩ　Ｔｈｉｓ　ｐａｐｅｒ　ｐｒｅｓｅｎｔｓ　ａ　ｎｅｗ　ｂａｓｅｂａｎｄ—ｐｒｏｃｅｓｓｏｒ　ｆｏｒ　Ｗｉｒｅｌｅｓｓ　Ｓｅｎｓｏｒ　Ｎｅｔｗｏｒｋ（ＷＳＮ）ｎｏｄｅ　ｂａｓｅｄ　ｏｎ　ＺｉｇＢｅｅ　ｐｒｏｔｏｃｏ１．Ａ　ｄｅｄｉｃａｔｅｄ　ｄｅｍｏｄｕｌａｔｉｏｎ　ａｒｃｈｉｔｅｃｔｕｒｅ　ｂａｓｅｄ　ｏｎ　ａ　ｎｏｎ．．ｃｏｈｅｒｅｎｔ　ｒｅｃｅｉｖｅｒ　ａｌｇｏｒｉｔｈｍ　ｉｓ　ｐｒｏｐｏｓｅｄ　ｔＯ　ｅｎｈａｎｃｅ　ｔｈｅ　ｒｅｃｅｉｖｅ　ｓｅｎｓｉｉｖｉｔｔｙ　ａｎｄ　ｒｅｄｕｃｅ　ｔｈｅ　ｃｉｒｃｕｉｔ　ｒｅｄ￣ｄａｎｃｙ．Ａ　ｎｅｗ　ｔｒａｎｓｃｅｉｖｅｒ　ｃｏｎｔｒｏｌ　ｕｎｉｔ　ｉｓ　ｄｅｓｉｇｎｅｄ　ｔＯ　ｍａｎａｇｅ　ｔｈｅ　ｗｈｏｌｅ　ｔｒａｎｓｍｉｔ　ａｎｄ　ｒｅｃｅｉｖｅ　ｐｒｏｃｅｓｓ．Ｏｔｈｅｒ　ｔｅｃｈｎｉｑｕｅｓ，ｓｕｃｈ　ａｓ　ｏｐｅｒａｔｉｏｎ　ｍｏｄｅ　ｓｗｉｔｃｈ，ｐｏｗｅｒ　ｍａｎａｇｅｍｅｎｔ，ｓｏｆｔｗａｒｅ　ｐｌａｔｆｏｒｍ　ｏｐｔｉｍｉｚａｔｉｏｎ　ｅｔｃ．ａｒｅ　ａｌｓｏ　ｉｍｐｌｅｍｅｎｔｅｄ　ｔｏ　ｒｅｄｕｃｅ　ｔｈｅ　ｐｏｗｅｒ　ｃｏｎｓｕｍｐｔｉｏｎ　ａｓ　ｗｅｌｌ　ａｓ　ｃｈｉｐ　ａｒｅａ．Ｔｈｅ　ｄｅｓｉｇｎ　ｉｓ　ｉｍｐｌｅｍｅｎｔｅｄ　ａｎｄ　ｖｅｒｉｆｉｅｄ　ｉｎ　Ａｌｔｅｒａ　Ｓｔｒａｔｉｘ￥８０　ＦＰＧＡ　ｐｌａｔｆｏｒｍ．Ｔｅｓｔ　ｒｅｓｕｌｔｓ　ｐｒｏｖｅ　ｉｔｓ　ｅｘｐｅｃｔｅｄ　ｆｕｎｃｔｉｏｎａｌｉｔｙ　ａｎｄ　ｉｔｓ　ｌｏｗ　ｐｏｗｅｒ　ｃｏｎｓｕｍｐｔｉｏｎ．　［Ｋｅｙ　ｗｏｒｄｓ｜ＺｉｇＢｅｅ　ｐｒｏｔｏｃｏｌ；Ｗｉｒｅｌｅｓｓ　Ｓｅｎｓｏｒ　Ｎｅｔｗｏｒｋ（ＷＳＮ）；ｂａｓｅｂａｎｄ—ｐｒｏｃｅｓｓｏｒ　１概述　随着无线通信技术、智能传感器技术以及分布式计算机　技术的高速发展，无线传感器网络（Ｗｉｒｅｌｅｓｓ　Ｓｅｎｓｏｒ　Ｎｅｔｗｏｒｋ，　ＷＳＮ）技术逐渐成熟　Ｊ。其特点之一是采用电池供电，如何　切换、事件中断唤醒等方式有效降低了工作状态的功耗；同　时，解调模块采用了新的非相干同步相关解调算法，进一步　提高了解调模块的信号接收灵敏度，降低了电路开销。　２系统设计　２．１基带设计结构　无线传感器网络节点基带由３部分组成，分别是微控制　使有限能量尽可能长时间地维持网络的正常运转成为关键。　为了满足ＷＳＮ低功耗、低成本的设计目标，ＺｉｇＢｅｅ联盟推　出了针对ＷＳＮ的ＺｉｇＢｅｅ协议。　器（ＭＣＵ）、收发机控制器（ＴＣＵ）和调制解调模块。图１为整个　基带处理器的模块设计结构。　ＺｉｇＢｅｅ协议的物理层（ＰＨＹ）和媒体接入层（ＭＡＣ）由ＩＥＥＥ　８０２．１５．４　工作组制定，定义了　９００　ＭＨｚ和２．４　ＧＨｚ两个频段，　由于２．４　ＧＨｚ￣ｈｈＮ）ｇｑ：ｆ￣，Ｎ　段，因此本文的工作也基于这个　频率展开。协议在２．４０５　ＧＨｚ～　２．４８０　ＧＨｚ的范围内共定义了１６　ｎＡ　个频道，信道间隔为５　ＭＨｚ，调制方式为Ｏ—ＱＰＳＫ，其数据传输　速率为２５０　Ｋｂ／ｓ，采用了基于伪　Ｔｏ　Ａｎａｌｏｇ　随机噪声（ＰＮ）码的直接序列扩　频（ＤＳＳＳ）技术，扩频增益为８。　对于无线传感器网络节点的设计已有文献提出，文献［４］　完成了节点模拟射频前端的设计，但缺乏ＭＣＵ控制和软件　图１　ＷＳＮ节点基带处理器结构　ＭＣＵ通过特殊功能寄存器（ＳＦＲ）总线发送命令串，控制　收发机的工作状态，包括接收、发送、闲置和睡眠等。ＴＣＵ　作者筒介：施汝杰（１９８３一），男，硕士研究生，主研方向：无线传感　器网络；高佩君，博士研究生；田佳音，硕士研究生；闵教授　支持，文献［５］用事件处理器设计实现了无线传感器网络节点　的处理芯片，但并不符合ＺｉｇＢｅｅ协议的基带通讯准则。本文　以ＺｉｇＢｅｅ协议为基础，设计了符合ＩＥＥＥ　８０２．１５．４协议ＰＨＹ　吴，　层和ＭＡＣ底层要求的ＷＳＮ节点信号基带处理器。工作模式　收稿日期：２００７—１０＇１５　Ｅ－ｍａｉｌ：ｓｈｉｒｕｊｉｅ＠ｆｕｄａｎ．ｅｄｕ．ｃｎ　一２１９—　维普资讯 http://www.cqvip.com 接收ＭＣＵ发送的指令，在工作模式问进行切换，并协调基　表１相位增量信号编码　带数字信号处理模块的收发工作。在发送链路中，帧数据处　理器将对存于发送缓存（ＴＸＦＩＦＯ）中的数据进行处理，添加帧　００１１１ｌ１ｌ０００１００００１０ｌ０００１１００ｌ００１１０　头，帧同步字节以及计算ＣＲＣ校验位，在接收到ＴＣＵ的发　Ｏ１１０００ｌ１ｌ１１１０００１００００１Ｏｌ０００ｌ１００ｌ０　ＯＯｌＯＯｌ１０００ｌ１ｌ１１１０００１００００１０ｌ０００１ｌ　送指令后，将数据送入数字信号处理（ＤＳＰ）模块，由ＤＳＰ模　ＯＯ１ｌ００ｌ００１１０００ｌ１ｌ１１１０００１００００１０１０　块实现ＤＳＳＳ和Ｏ—ＱＰＳＫ调制，将２５０　Ｋｂ／ｓ的数据流转换为　１Ｏｌ０００１１ＯＯｌＯＯ１１０００ｌ１ｌ１１１０００１００００　２　Ｍｃｈｉｐ／ｓ的片码序列，送入模数转换器。接收链路中，ＤＳＰ　００００１Ｏｌ０００１１００ｌ００ｌ１０００ｌ１ｌ１ｌ１０００１　模块接收从模数转换器送入的信号，对信号进行Ｏ—ＱＰＳＫ解　０００１００００１Ｏｌ０００１１ＯＯｌ００１１０００１ｌ】１ｌｌ　１１１１０００ｌ００００ｌ０１０００ｌ１００１００ｌ１０００ｌ１　调和片码相关处理，将经过调制的片码序列解码为２５０　Ｋｂ／ｓ　ｌ１００００００ｌ１１Ｏｌ１１１Ｏ１０ｌ１ｌＯＯｌ１Ｏ１１ＯＯｌ　的数据码流，由帧数据处理器实现帧同步及ＣＲＣ校验，若校　１００１ｌ１００００００１１１０１ｌ１１０１０１１１００１１０１　验通过，将数据存入接收缓存（ＲＸＦＩＦＯ），并中断提示ＭＣＵ　ｌ１Ｏｌ１００１１１００００００１ｌ１０ｌ１ｌ１０ｌ０ｌ１１００　接收完成。　ｌ１ＯＯｌ１Ｏ１１００ｌ１１００００００１ｌｌＯｌ１１１０ｌ０１　Ｏ１Ｏｌ１１００ｌｌＯｌ１ＯＯ１ｌ１００００００ｌ１ｌ０１１１１　在设计中，为了使软件程序能够更方便地被开发和移植，　１ｌ儿Ｏ１Ｏｌ１ｌ００ｌ１Ｏｌ１００１１１００００００ｌ１ｌ０　ＭＣＵ采用了Ｓｙｎｏｐｓｙｓ的ＤｅｓｉｇｎＷａｒｅ　８０５１　ＩＰ核。该ＭＣＵ兼　ｌ１ｌＯ１ｌ１１ＯｌＯｌ１ｌＯＯｌ１０ｌ１ＯＯ１１１００００００　容业界标准８０５１结构，有１２８　Ｂｙｔｅ　ＳＲＡＭ、６４　ＫＢ　ＲＡＭ和　００００ｌ１ｌＯ１１ｌ１Ｏ１Ｏ１１ｌ００ｌ１Ｏ１１００１ｌ１００　ＲＯＭ，并有计时计数器及ＲＳ２３２串口接口等周边模块，易于　实现软件的ｃ一５１开发，它通过ＳＦＲ总线控制各周边模块，　以命令串方式访问并改写收发控制器的状态寄存器，实现对　基带工作模式的控制。　２．２基带调制解调　ＩＥＥＥ　８０２．１５．４协议使用了带Ｓｉｎｅ成形的Ｏ—ＱＰＳＫ调制方　式。ＤＳＳＳ扩频是通过将每４　ｂｉｔ数据映射为一个Ｓｙｍｂｏｌ来选　择１６个准正交的ＰＮ序列完成，每个ＰＮ序列由３２个片码组　图２　ＺｉｇＢｅｅ片码解码电路　成。片码速率为２　Ｍｂ／ｓ，由此得到的数据率为２５０　Ｋｂ／ｓ。每　个３２位码被分成Ｉ㈣　Ｏ　Ｏ　Ｏ　Ｏ　Ｏ　Ｏ　Ｏ　Ｏ　１　１　１　ｌ　ｌ　１　１　ｌ　㈣　㈣　—Ｑ两路１Ⅲ㈣　６位子码。㈣…㈣　　ｍⅢ　２．３低功耗模式管理　在ＷＳＮ节点电路中，ＭＣＵ及模拟前端电路的功耗约占　有多种接收机结构可以实现对Ｏ—ＱＰＳＫ调制类型的解　系统总功耗的８０％。而系统进行收发工作时，降低这部分电　调　Ｊ，但通常要采用电路代价较大（增大电路面积和门数）的波　路的电流会影响电路功能，因此，通过程序控制ＴＣＵ对ＭＣＵ　形成形匹配滤波器和载波恢复电路的相干解调方式，信号必　及模拟前端电路的工作模式进行切换是比较合理的降低功耗　须通过１６路并行３２位片码相关器。　的方法。　为了使解调电路尽可能精简和有效，本文提出了一种基　于非相干接收解调算法和特定相关同步模块的电路结构。该　有多种途径可以实现ＴＣＵ工作状态问的切换：通过命令　方法利用了半波Ｓｉｎｅ成形Ｏ—ＱＰＳＫ信号的相位连续性。根据　协处理器发送指令给ＴＣＵ，或者产生了内部事件，如接收模　接收信号的相位变化可以推出发射片码及它们的时钟同步信　式中检测到ＳＦＤ位等。电路状态切换流程如图３所示。　息。特别是电路跟随输入信号向量的旋转方向，它的变化可　表示为　△　：　ｘｓｇｎ（Ｑ）一　￣ｓｇｎ（Ｉ）　（１）　ｄｆ　ｄｆ　相位增量信号（△　）可以被用于重构发射片码，而它的过　零点可以作为时序参考（最小的２个过０点问的周期即半个片　码周期）。相比传统的通过扩频码相关接收信号的方法，本文　提出的方法可以直接产生一组新的用于△　信号的编码（见　表１）。　可以发现它们保留了原扩频码的特性，可以从一组编码　通过旋转和反向得到。这种特性可以使得相关模块的设计更　为简单，可以通过如图２所示的一个１６组编码的位相关器实　现，每组编码通过位旋转即可得到，在一个片码周期内　（３２个片码）线性的与片码进行相关运算。相关运算结果最大　的编码被选出，并输出相应的４位解码后数据。在每帧数据　的帧头部分，相关器也可以被用来得到时序和相位参考信息，　并传递给后续的处理模块。通过Ｍａｔｌａｂ的误码率（ＢＥＲｉ模型　图３处理器模式切换漉程　仿真验证，数字接收信道可以解调最小信噪比为０．５　ｄＢ的输　在正常工作状态下，电路处于闲置（ＩＤＬＥ）状态，该状态　入信号，达到并超过了协议　中的标准，进一步减少对前端　下数字电路正常工作，利用使能信号，关闭模拟前端，此时　模拟电路的灵敏度的要求。与传统的并行相关方法相比，本　可以实现对各个寄存器、存储器的访问操作。电路根据ＭＣＵ　文的解码方法使硬件消耗也得到有效地降低。　命令进入发送接收（ＴＸ，ＲＸ）状态，该状态下各访问操作被禁　维普资讯 http://www.cqvip.com 止，模拟前端上电工作，信号处理基带在ＴＣＵ的控制下按流　程发送或接收数据。收发流程结束，ＴＣＵ产生中断告知ＭＣＵ，　为５１个，系统时钟工作在１６ＭＨｚ，图５为系统测试实图。　ＤＯ　Ｄ１　Ｄ２　Ｄ３　Ｄ４　Ｄ５　通过程序使ＭＣＵ及基带电路进入睡眠状态，并关断模拟前　端电源，整个电路进入低功耗模式。数字电路的睡眠状态是　通过时钟门控将除计时器外的所有数字模块时钟关断实现　的，这样彻底停止了模块空闲时钟的冗余翻转，降低时钟瞬　时负载电容。　Ｓｉｇｎａｌ　图４　Ｏ－ＱＰＳＫ调制波形　根据协议要求，通信通常仅在竞争访问周期的一个时间　片内完成口Ｊ，通过有效的程序设计，可以使整个节点９０％以　上处于睡眠模式，进一步延长了节点电池的使用寿命。　２．４软件平台设计　本设计用标准Ｃ语言来生成有效的８０５１程序码，Ｃ语言　应用较为广泛，对于简单的程序易于开发，也可使ＺｉｇＢｅｅ　协议栈的移植更方便快捷。　在测试中，Ｃ程序经Ｃ５１－编译器（如Ｋｅｉｌ—Ｃ５１）编译为　ＭＣＵ可识别的机器码，输出为标准Ｉｎｔｅｌ—ｈｅｘ格式，写入外　部ＲＯＭ。设计中８０５１　ＭＣＵ的程序取自外部ＲＯＭ，系统上　电复位后，从ＯｘＯ０００地址开始，逐条执行指令。　图５　ＦＰＧＡ的实现　本文采用特殊功能寄存器（ＳＦＲ）的控制管理机制，模块各　个主要功能通过特殊功能寄存器实现。ＳＦＲ寄存器主要分为　命令寄存器和状态寄存器。访问命令寄存器可以改变工作模　式，状态寄存器用于存取当前工作状态。部分寄存器功能如　表２所示。　表２控制寄存器表（部分）　４结束语　随着ＺｉｇＢｅｅ技术进一步的推广和应用，无线传感器网络　节点单芯片实现日渐成为必然的趋势。本文对基于　ＩＥＥＥ８０２．１５．４协议的ＷＳＮ节点基带处理器做了积极的探索　和设计，然而仍留下许多值得改进之处，今后的工作可从以　下２个方面展开：　（１）无线传感器网络节点的标准协议为ＺｉｇＢｅｅ协议，而　作为其底层协议的ＩＥＥＥ８０２．１５．４协议中，尚有许多功能未加　完成，例如信道接收能量强度检索、干净信道分配等，可以　在后续设计中逐步加入。　（２）作为相当重要的无线传感器网络节点指标之一的功　耗，还有很多想法有待实现，比如双晶振的引入、主芯片进　入睡眠状态后由副晶振提供时钟用于唤醒等可以进一步降低　节点的功耗。　参考文献　［１］彭　刚，曹元大，钟伟军，等．无线传感器网络的数据汇聚机　制［Ｊ１．计算机工程，２００６，３２（６）：１　１５—１　１６．　在程序设计中，要实现对应功能需要将各寄存器地址用　宏定义加入头文件中，在主程序中用＃ｉｎｃｌｕｄｅ引用。对比传　统针对底层硬件的机器码或汇编码开发方式，本文采用的基　于特殊寄存器的高级语言设计方法易于实现对硬件功能的管　理，可大大缩短上层软件的开发周期。　［２］汪学清，杨永田．无线传感器网络中连通问题的研究［Ｊｌｌ计算机　工程，２００６，３２（９）：３６—３７．　［３］Ｔｈｅ　Ｉｎｓｔｉｔｕｔｅ　ｏｆ　Ｅｌｅｃｔｒｉｃａｌ　ａｎｄ　Ｅｌｅｃｔｒｏｎｉｃｓ　Ｅｎｇｉｎｅｅｒｓ，Ｉｎｃ．ＩＥＥＥ　Ｓｔａｎｄａｒｄ　８０２．１５．４—２００３　Ｗｉｒｅｌｅｓｓ　Ｍｅｄｉｕｍ　Ａｃｃｅｓｓ　Ｃｏｎｔｒｏｌ（ＭＡＣ）　ａｎｄ　Ｐｈｙｓｉｃａｌ　Ｌａｙｅｒ（ＰＨＹ）Ｓｐｅｃｉｉｆｃａｔｉｏｎｓ　ｆｏｒ　Ｌｏｗ—Ｒａｔｅ　Ｗｉｒｅｌｅｓｓ　Ｐｅｒｓｏｎａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋｓ　ｆＬＲ—ＷＰＡＮｓ）［Ｓ］．２００３．　［４］Ｋｌｕｇｅ　Ｗ，Ｐｏｅｇｅｌ　Ｆ，Ｒｏｌｅｒ　Ｈ．Ａ　Ｆｕｌｌｙ　Ｉｎｔｅｇｒａｔｅｄ　２．４一ＧＨｚ　ＩＥＥＥ　８０２：１５．４　Ｃｏｍｐｌｉａｎｔ　Ｔｒａｎｓｃｅｉｖｅｒ　ｆｏｒ　ＺｉｇＢｅｅ　Ａｐｐｌｉｃａｔｉｏｎｓ［Ｊ］．ＩＥＥＥ　Ｊｏｕｒｎａｌ　ｏｆ　Ｓｏｌｉｄ－ｓｔａｔｅ　Ｃｉｒｃｕｉｔｓ，２００６，４１（１２）：２７６７—２７７５．　３电路验证与实现　本文的硬件实现采用Ｖｅｒｉｌｏｇ　ＨＤＬ硬件语言描述，在　Ａｌｔｅｒａ　Ｓｔｒａｔｉｘ～￥８０平台上得到完整的功能验证，图４为基带　发射信号ｃｈｉｐ码经ＡＤＣ采样模块得到的测试结果。其中，　ＤＯ为复位触发信号，Ｄ５为Ｃｈｉｐ码５位精度的ＭＳＢ位。　信　号的带宽为１．５　ＭＨｚ，在直流处没有能量，是完整的正交信　号。该信号处理基带实现了完整的ＺｉｇＢｅｅ协议ＭＡＣ层和　［５］Ｘｕ　Ｙｏｎｇｊｕｎ，Ｌｉｕ　Ｌｉｎｇｙｉ，Ｓｈｅｎ　Ｐｅｉｆｕ，ｅｔ　ａ１．Ｌｏｗ　Ｐｏｗｅｒ　Ｐｒｏｃｅｓｓｏｒ　Ｄｅｓｉｇｎ　ｏｒ　ｆＷｉｒｅｌｅｓｓ　Ｓｅｎｓｏｒ　Ｎｅｔｗｏｒｋ　Ａｐｐｌｉｃａｔｉｏｎｓ［Ｊ］．ＩＥＥＥ　Ｊｏｕｒｎａｌ　ｏｆ　Ｓｏｌｉｄ－ｓｔａｔｅ　Ｃｋｃｕｋｓ，２００５，８（５）：９２１．　［６］Ｐａｓｕｐａｔｈｙ　Ｓ．Ｍｉｎｉｍｕｍ　Ｓｈｉｔｆ　Ｋｅｙｉｎｇ：Ａ　Ｓｐｅｃｔｒａｌｌｙ　Ｅｆｉｃｉｆｅｎｔ　Ｍｏｄｕｌａｔｉｏｎ［Ｊ］．ＩＥＥＥ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ　Ｍａｇａｚｉｎｅ，１９７９，１７（４）：１４—２２　ＰＨＹ层，包括ＭＣＵ程序控制、工作模式切换、直接序列扩　频及相关解码、　Ｏ—ＱＰＳＫ调制解调、帧同步和ＣＲＣ校验。电　路最终规模约为１８　０００门，逻辑单元８　０２４个，芯片管脚数　～２２１—