《计算机体系结构》参考答案B卷

《计算机体系结构》参考答案B卷

一．简要回答下列各题（共20分，每小题4分）

1．软件和硬件在什么意义上是等效的？在什么意义上是不等效的？

（1）等效性：软件和硬件在逻辑功能上是等效的，即软件的功能可用硬件或固件完成；

硬件的功能也可用软件模拟完成。

（2）不等效性：软件和硬件实现的性能价格比不同，实现的难易程度不同。 2．透明性的概念？系列机的概念？

透明性是指某一事物或属性实际存在，但从某种角度来看好象不存在，或者说看不出来。 系列机是指具有相同体系结构、但具有不同组织和实现的一系列不同型号的机器。 3．列举流水线的3种相关及2种解决办法。 结构相关：P86 数据相关：P86 控制相关：P86

气泡（延迟）法，直接通路（定向）法

4．列举Cache-Memory存储层次中2种写策略方法、2种写分配方法。 写直达法：P183 写回法：P183 按写分配法：P183 不按写分配法：P183 5．列举3种通道类型 字节多路通道：P269 数组多路通道：P269 选择通道：P269

二．选择题（请选择一个最为准确的答案，共12分，每小题2分）。 1. 计算机系统的层次结构按照由高到低的顺序分别为 （C） 。

A．高级语言机器级，汇编语言机器级，传统机器语言机器级，操作系统机器级，应用

语言机器级，微程序机器级

B．高级语言机器级，应用语言机器级，操作系统机器级，传统机器语言机器级，汇编

语言机器级，微程序机器级

C．应用语言机器级，高级语言机器级，汇编语言机器级，操作系统机器级，传统机器

语言机器级，微程序机器级

D．应用语言机器级，操作系统机器级，高级语言机器级，汇编语言机器级，微程序机

器级，传统机器语言机器级

2. 计算机系统结构设计时遵循三个软硬件取舍原则，但 （D） 不在原则之中。

A．系统在现有硬件条件下有高的性能价格比 B．不要限制组成和实现技术的采用 C． 为软件设计提供更多更好的硬件支持 D．尽量发挥软件的优势

3．指令系统的改进以不删除原有指令系统为前提，通过增加少量强功能新指令代替常用指令串，保证了软件 （B） ，提高了编程效率。

A．向前兼容 B．向后兼容 C.向上兼容 D．向下兼容

4. I/O的系统结构直接影响计算机系统的性能，包括主存、CPU利用率、 （D） 、I/O速度和系统的兼容性等。

A．指令执行速度 B．I/O设备容量 C．系统总线 D．系统吞吐量 5． 衡量一个存储器性能可从 ( A ) 方面考虑。

A．容量、速度、价格 B．制造工艺、封装、材料 C．容量、速度、功耗 D．Cache-主存存储层次、主存-辅存存储层次、辅存-磁带存储层次 6. 流水方式是指 （D） 。

A．多部件同时执行一条指令 B．多部件同时取出多条指令 C．多部件同时解释一条指令 D．多部件同时解释多条指令

三．填空题（共18分，每空1分）

1. 计算机组成指的是计算机系统结构的逻辑实现 ，计算机实现指的是计算机组成的 物理实现 。

2. 各机器级的实现主要靠 或 ，或者是这两者的结合。翻译，解释 3. 程序的局部性包括 和 两个方面。时间局部性和空间局部性

4. CISC的设计途径是增强 的功能以及设置更为复杂的 取代原先由软件子程序完成的功能，实现 的硬化;RISC的设计途径是通过 和 来降低硬件设计的复杂度，提高指令的执行速度。

原有指令，新指令，软件功能，减少指令种数，简化指令功能

5．在全相联映象、直接映象和组相联映象中，块冲突最小的是 。Cache存贮器的地址映象规则一般不能用 ，否则，主存Cache的地址映象表太大，查表速度太慢，硬件难以实现。全相联映象，全相联映象

6. 存储系统组织结构通常包括 、 、 等3种存储结构。 单字宽存储器，多字宽存储器，多体交叉存储器

7．衡量流水线的主要性能指标是 和 。N个子过程组成的流水线中，其结果的输出速度取决于处理时间 的子过程。 流水线吞吐率，效率，最长

四．(10分）若一个动态浮点乘法流水线（如下图所示），每个功能段的时间均为t，其乘积可直接返回输入端或暂存于相应缓存器中。请画出实现ABCD的时空图，并求出该流水线的吞吐率TP、加速比SP和效率E。

输入 阶 加 尾数乘 规格化 积 拟定算法：第一步计算 AB，CD，设M=AB，N=CD

第二步计算 ABCD，即G=MN 时空图：

空间 规格化 尾数乘 阶乘

M M N M N M

N N

G M,N

G

G G

时间

A,B C,D 输入

输出

吞吐率TP、加速比SP和效率E TP=n/TK=3/7t0.43/t SP=9/71.29

E=(33t)/( 37t) 42.9%

五．（15分）某计算机指令和数据的长度均为32位，CPU和存储器之间的数据宽度也为32位。在CPU中执行一次算术运算的时间为100ns，访问一次存储器的时间为300ns，读/写通用寄存器的时间忽略不计。请分别按下述各种情况计算执行一条算术运算指令和一条取数/存数指令的最小时间（假设取数/存数指令在前），并画出指令执行示意图。 （1）指令顺序执行，指令和数据存放在一个存储器中； （2）设置指令流水线，指令和数据放在一个存储器中；

（3）设置指令流水线，有独立分开的指令存储器和数据存储器。 解答：（1）指令顺序执行，指令和数据存放在一个存储器中；(F：取指 A：算术)

功能段 F

F F F F F A A A A 时间

最小时间=300+300+300+100=1000(ns)

（2）设置指令流水线，指令和数据放在一个存储器中； 功能段 F F F F F F A A A A 时间 最小时间=300+300+300+100=1000(ns)

（3）设置指令流水线，有独立分开的指令存储器和数据存储器。 功能段 F F F F A F A F A A 时间 最小时间=300+300+100=700(ns)

六．（15分）某计算机主存为1KB，采用两路组相联（2-Way）映像，指令Cache容量为32B，每个块为8B。在该机执行如下循环程序：

OK: LD F2，0(R1) MULTD F4，F2，F0 LD F6，0(R2) ADDD F6，F4，F6 SD 0(R2)，F6 ADDI R1，R1，#8 ADDI R2，R2，#8 SGTI R3，R1，DONE BEQZ R3，OK

每条指令长度均为4B，程序执行前指令Cache的内容为空，Cache采用LRU替换算法。 （1）假设该程序加载道0010100000地址上，试给出该循环推出前每个Cache块所对应

的主存区号标识，以及其组内块号；

（2）如果该循环执行20次，则Cache命中率为多少？ 解答：（1）

Cache 0 1 0 1组 1 0010100000 0组 主存 I1 I2 I3 I4 I5 I6 I7 I8 I9 由映像图可见，退出循环前

0组0块 0组1块 1组0块 1组1块

对应主存区号标识为 001 100 对应主存区号标识为 001 010 对应主存区号标识为 001 010 对应主存区号标识为 001 011 主存区 号标示 001010 001010 001011 001011 001100

Cache 块号 0 1 0 1 0

（2）循环20次地址分别为0，1，2，3，4，0，1，2，3，4，0，1，2，……

0组 1组 0 0 1 0 1 2 0 2 1 装入 3 0 2 1 3 装入 4 4 2 1 3 替换 0 4 0 1 3 替换 1 4 0 1 3 命中 2 4 2 1 3 替换 3 4 2 1 3 命中 4 4 2 1 3 命中 0 4 0 1 3 替换 1 4 0 1 3 命中 … … … … … … 装装入 入 命中率=(920-5-219)/(920)=137/18076%

七．（10分）假设一台计算机具有以下特性： （1）95%的访存在Cache中命中；

（2）Cache块大小为4个字，Cache失效时整个块被调入； （3）CPU发出访存请求速率为1MBps；

（4）25%的访问为写访存，CPU每次只能读写一个字；

（5）写命中时采用写直达法，写未命中时采用不按写分配法； （6）通道包含一个选择通道和一个字节多路通道； （7）选择通道上连接3台磁盘机，传输率为800KB/s； （8）字节多路通道上连接2台针式打印机和20个终端，传输率分别为6.6KB/s和1KB/s。 问：主存的频带至少设计为多少MBps才能符合要求？

解答：考虑到在计算机系统中，I/O系统要与存储器打交道，CPU也要访问(R/W)存储器， 因此：主存的实际流量（频带）= I/O系统引起的主存流量(fI/O_SYSTEM)

+ CPU读操作引起的主存流量(fCPU_R) + CPU写操作引起的主存流量(fCPU_W)

其中，fI/O_SYSTEM=fselect+fbyte= max{fselect_i}+sum{fbyte_i}=800+6.62+120=833.2(KB/s)

fCPU_R=5%75%41MBps=0.15MBps fCPU_W=251MBps=0.25MBps

所以主存的频带至少设计为1233.2KB/s。